电子电路设计基本概念100问（五）【学习目标：原理图、PCB、阻抗设计、电子设计基本原则、基本原器件等】

笔者电子信息专业硕士毕业，获得过多次电子设计大赛、大学生智能车、数学建模国奖，现就职于南京某半导体芯片公司，从事硬件研发，电路设计研究。对于学电子的小伙伴，深知入门的不易，特开次博客交流分享经验，共同互勉！全套资料领取扫描文末二维码！

---

 

温馨提示：学而不思则罔，思而不学则殆。实践是检验真理的唯一标准！

学习目标：

• 掌握原理图设计中的基本概念。

• 掌握PCB设计中的基本概念。

• 掌握PCB生产工艺的基本概念。

• 掌握阻抗设计的常规概念。

• 掌握电子设计中的一些基本原则。

• 掌握电子设计中基本电气元器件的功能。

1.71 什么叫作旁路电容、去耦电容？两者的区别在哪里？

答：可将混有高频电流和低频电流的交流电中的高频成分旁路滤掉的电容称作旁路电容。对于同一个电路来说，旁路（Bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除。

去耦电容是电路中装设在元件的电源端的电容，此电容可以提供较稳定的电源，同时也可以降低元件耦合到电源端的噪声，间接可以减少其他元件受此元件噪声的影响。

去耦和旁路都可以看作滤波。去耦电容相当于电池，避免由于电流的突变而使电压下降，相当于滤纹波。具体容值可以根据电流的大小、期望的纹波大小、作用时间的长短来计算。去耦电容一般都很大，对更高频率的噪声基本无效。旁路电容就是针对高频来的，也就是利用了电容的频率阻抗特性。电容一般都可以看成一个RLC串联模型。在某个频率会发生谐振，此时电容的阻抗就等于其ESR。如果看电容的频率阻抗曲线图，就会发现一般都是一个V形的曲线。具体曲线与电容的介质有关，所以选择旁路电容还要考虑电容的介质。一个比较保险的方法就是多并几个电容，如图1-47所示。

 图1-47 旁路电容与去耦电容示意图

1.72 什么叫作串扰？

答：串扰是指一条线上的能量耦合到其他传输线上，它是由不同结构引起的电磁场在同一区域里的相互作用而产生的。串扰在数字电路中普遍存在，如芯片内部、PCB板、接插件、芯片封装以及通信电缆等。

串扰可能是数据高速传输中最重要的一个影响因素了。它是一个信号对另一个信号耦合所产生的一种不受欢迎的能量值。根据麦克斯韦定律，只要有电流存在，就会有磁场存在，磁场之间的干扰就是串扰的来源。这个感应信号可能会导致数据传输的丢失和传输错误。所以串扰对于综合布线来说，无疑是个最厉害的天敌。

1.73 引起串扰的因素有哪些？

 答：互感是引起串扰的两个重要因素之一。互感系数标志了一根驱动传输线通过磁场对另外一根传输线产生感应电流的程度。从本质上来说，如果受害（Victim）线和驱动线（侵略线）的距离足够接近，以至于侵略线产生的磁场将受害线包围其中，则在受侵略的传输线上将会产生感应电流，而这个通过磁场耦合产生的电流在电路模型中就通过互感参数来表征。在互感的作用下，将根据驱动线上的电流变化率而在受害线上引起一定的噪声，噪声电压的大小与电流变换率成正比。

互容是引起串扰的另一个重要因素。互容是两导体间简单的电场耦合，这种耦合在电路模型中以互容的形式表现出来。互容将产生一个与侵略线上电压变换率成正比的噪声电流到受害线。

1.74 降低串扰的方法有哪些？

答：降低串扰的方法有如下：

增加信号路径之间的间距、用平面作为返回路径、使耦合长度尽量短、在带状线层布线、减小信号路径的特性阻抗、使用介电常数较低的层叠、在封装和接插件中不要公用返回管脚、使用两端和整条线上有短路过孔的防护布线等。

1.75 什么是过孔？过孔包含哪些元素？

答：过孔，也叫金属化孔。在双面板和多层板中，为连通各层之间的印制导线，在各层需要连通的导线的交会处钻上一个公共孔，即过孔。过孔实质上就是一个通孔的焊盘，有外径和内径，从图1-48所示中可以看到通孔的焊盘在Cadence Allegro软件中所包含的元素。

 1.76 什么是盲埋孔？

答：盲埋孔，是盲孔与埋孔的统称。盲孔（Blind Vias），盲孔是将PCB内层走线与PCB表层走线相连的过孔类型，此孔不穿透整个板子。埋孔（Buried Vias），埋孔则只连接内层之间走线的过孔类型，所以从PCB表面是看不出来的。

盲孔一般是激光钻孔，从表层钻到PCB的内层，并不穿透整个PCB，激光钻孔的大小是0.1mm，厚度是60～70µm，具体要看PCB厂家的工艺能力。所以在PCB设计软件中，设置的盲孔大小一般是4mil的钻孔，10mil的焊盘。

埋孔，跟普通的钻孔所使用的钻刀是一致的。埋孔是连接内层之间的走线，连接表层通过盲孔，盲孔加上埋孔要将整个的PCB板进行贯通，比如一个6层一阶板的设计，它的盲孔是1-2、5-6；它的埋孔就是2-5。在PCB设计中，埋孔的大小要跟通孔的大小相一致，一般设置为8mil的钻孔，16mil的焊盘。

1.77 HDI板的阶数是怎么定义的？

答：基于有盲埋孔的板子，要根据整个板子的压合次数及激光钻孔的次数来确定HDI板的阶数。这里以6层板为例进行讲解，其他的可以以此类推。

• 6层一阶HDI板指盲孔：1-2，2-5，5-6，即1-2，5-6需激光打孔。

• 6层二阶HDI板指盲孔：1-2，2-3，3-4，4-5，5-6，即需2次激光打孔。首先钻3-4的埋孔，压合2-5；接着第一次钻2-3，4-5的激光孔，第二次压合1-6；然后第二次钻1-2，5-6的激光孔；最后才钻通孔。由此可见，二阶HDI板经过了两次压合，两次激光钻孔。

• 另外，二阶HDI板还分为错孔二阶HDI板和叠孔二阶HDI板。错孔二阶HDI板指盲孔1-2和2-3是错开的，而叠孔二阶HDI板指盲孔1-2和2-3是叠在一起的。

1.78 过孔的两个寄生参数是什么？它有什么影响？应该怎么消除？

答：过孔的两个寄生参数是寄生电容和寄生电感。

过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2，过孔焊盘的直径为D1，PCB板的厚度为T，板基材介电常数为ε，则过孔的寄生电容可以近似用以下公式来计算：C=1.41εTD1/（D2−D1）。

过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。比如说，对于一块厚度为50mil的PCB板，如果使用内径为10mil，焊盘直径为20mil的过孔，焊盘与地铺铜区的距离为32mil，则可以通过上面的公式近似算出过孔的寄生电容大致是： C=1.41×4.4×0.050×0.020/（0.032−0.020）pF=0.517pF，这部分电容引起的上升时间变化量为：T10-90=2.2C（Z0/2）=2.2×0.517×（55/2）ps=31.28ps 。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升沿变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，所产生的影响还是比较大的。

过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。

我们可以用下面的公式来简单地计算一个过孔近似的寄生电感：L=5.08h[ln（4h/d）+1]。其中，L是过孔的电感，h是过孔的长度，d是中心钻孔的直径。从公式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08×0.050[ln（4×0.050/0.010）+1]nH=1.015nH 。如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。这样的阻抗在有高频电流通过时已经不能忽略了。特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。

为了消除过孔寄生电容与寄生电感所带来的影响，可以采取如下措施：

• 选择合理尺寸的过孔大小，如对6～10层的PCB设计来说，选用10/20mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸板子，也可以尝试使用8/18mil的过孔。

• 使用较薄的PCB板有利于减小过孔的两种寄生参数。

• PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。

• 电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会导致电感的增加。同时，电源和地的引线要尽可能粗，以减少阻抗。

• 在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。

1.79 什么是孤岛铜皮？它有什么影响？

答：孤岛铜皮（Isolated Shapes）也叫作孤岛，是指在PCB中孤立的、没有与任何地方连接的铜箔。在Cadence Allegro软件中，系统会自动统计孤岛铜皮的个数，如图1-49所示。一般在设计时，对于很大块的孤岛铜皮，尽量在这个铜皮打上地过孔，让铜皮接地，使整个PCB地连接性更好；而对于面积很小的孤岛铜皮，选择删除，执行菜单命令“Shape”→“Delete Islands”，就可以把整个孤岛铜皮删除，如图1-50所示。

 图1-49 孤岛铜皮报告示意图

 图1-50 删除孤岛铜皮示意图

由于存在孤岛铜皮，它会与周围的信号形成天线效应，引发PCB的EMI的问题，对高速信号线造成干扰，所以建议PCB上的孤岛铜皮还是删除比较好。

1.80 什么是平衡铜？它的作用是什么？

答：平衡铜，是在PCB上铺的一些没有网络的铜皮，并没有实质的电气连接。在PCB板上铺平衡铜的目的主要就是起平衡作用，防止PCB板发生翘曲。因为PCB板的层叠结构不对称时，会出现这样一种情况：其中某一层的铜会很多，而相对应的层的铜很少。出现这种情况时，就会在铜箔相对少的那一层铺上一些没有网络的铜箔，以此来增加铜箔的含量。

1.81 什么是PCB中的正片与负片？它们有什么区别？

PCB正片和负片是两种不同的工艺处理方式，所呈现的效果完全相反。PCB正片的效果：凡是画线的地方，印制板的铜被保留；没有画线的地方，敷铜被清除，如顶层、底层等的信号层就是正片。

PCB负片的效果：凡是画线的地方，印制板的敷铜被清除；没有画线的地方，敷铜反而被保留。Internal Planes层（内部电源/接地层，简称内电层），用于布置电源线和地线。放置在这些层面上的走线或其他对象是无铜的区域，即这个工作层是负片的。

1.82 什么叫作单点接地？

答：单点接地，工作频率低（<1MHz）的采用单点接地式，即把整个电路系统中的一个结构点看作接地参考点，所有对地连接都接到这一点上，并设置一个安全接地螺栓，以防两点接地产生共地阻抗的电路性耦合。多个电路的单点接地方式又分为串联和并联两种，如图1-51所示。由于串联接地产生共地阻抗的电路性耦合，所以低频电路最好采用并联的单点接地式。为防止工频和其他杂散电流在信号地线上产生干扰，信号地线应与功率地线和机壳地线相绝缘，且只在功率地、机壳地和接往大地的接地线的安全接地螺栓上相连（浮地式除外）。

图1-51 单点接地分类示意图 

1.83 什么叫作跨分割？它有什么坏处？

答：PCB中的信号线都是阻抗线，是有参考的平面层。但是由于PCB设计过程中，电源平面的分割或者地平面的分割，会导致平面的不完整。这样，信号走线的时候，它的参考平面就会出现从一个电源面跨接到另一个电源面，这种现象就叫作信号跨分割。跨分割现象示意图如图1-52所示。

 图1-52 跨分割现象示意图

跨分割对于低速信号可能没有什么关系，但是在高速数字信号系统中，高速信号是以参考平面作为返回路径（回流路径）的，当参考平面不完整的时候，会出现如下影响：

• 导致走线的阻抗不连续。

• 容易使信号之间发生串扰。

• 引发信号之间的反射。

• 增大电流的环路面积、加大环路电感，使输出的波形容易振荡。

• 增加向空间的辐射干扰，同时容易受到空间磁场的影响。

• 加大与板上的其他电路产生磁场耦合的可能性。

• 环路电感上的高频压降构成共模辐射源，并通过外接电缆产生共模辐射。

1.84 什么是ICT测试点？其设计要求有哪些？

答：ICT（In Circuit Tester，自动在线测试仪），是印制电路板生产中重要的测试设备，用于焊接后快速测试元器件的焊接质量，迅速定位到焊接不良的管脚，以便及时进行补焊。在PCB设计中，就需要在设计中添加用于ICT测试的焊盘。ICT测试可以检测的内容有：线路的开短路，线路不良，元器件的缺件、错件，元器件的缺陷，焊接不良等，并能够明确指出缺点的所在位置。

一般来说，ICT常用的设计要求如下：

• ICT测试点焊盘直径为40mil，最小不小于32mil。

• 测试点或固定孔不能被障碍物遮挡，不能添加在元器件里面。

• ICT测试的是信号网络，尽可能多地覆盖网络，最好是100%覆盖，严格的会对器件的空管脚也进行ICT测试。

• 测试点尽量在同一面，这样可以减小测试成本。• 可用作测试的点包括：专用的测试焊盘、元器件管脚（常见的是通孔）、过孔。

• 测试点的测试焊盘要阻焊开窗。

• 测试点中心间距尽量不小于50mil，过近测试难度大，成本高。• 测试点到PCB板边的距离有一定的要求，推荐为100mil，最少要50mil。

回复【更多资料】海量嵌入式资料赠送

笔者电子信息专业硕士毕业，获得过多次电子设计大赛、大学生智能车、数学建模国奖，现就职于南京某半导体芯片公司，从事硬件研发，电路设计研究。对于学电子的小伙伴，深知入门的不易，特开次博客交流分享经验，共同互勉！