Modelsim自动化仿真——modelsim脚本不用学

最新推荐文章于 2024-08-05 17:05:29 发布

AccFPGA

最新推荐文章于 2024-08-05 17:05:29 发布

阅读量1.9k

点赞数 2

分类专栏： FPGA设计文章标签： fpga/cpld 仿真器

本文链接：https://blog.csdn.net/AccFPGA/article/details/106460609

版权

本文介绍了如何利用Modelsim的脚本命令提高Verilog程序仿真的效率，避免手动添加波形。通过创建.do文件，添加波形，设置显示格式，并运行脚本实现自动化仿真，包括设置运算时间和保存波形为脚本文件。

摘要由CSDN通过智能技术生成

解决办法——使用Modelsim脚本命令。

modelsim的脚本命令比较简单，如添加波形：

add wave -radix hex dut/*
1、-radix hex，以16进制显示波形，其他格式见帮助文档
2、dut/*，添加testbench中例化的dut的所有信号

当然，还可以把脚本语句加到文件中，下次编译后，直接运行文件即可。

1. 创建modelsim脚本文件：

Modelsim的脚本文件为.do文件。可以记事本编辑保存为do格式，也可直接由modelsim创建do文件。

添加波形：就是添加要显示波形。

（1）基本语法格式: add wave <mydesign>/<signal>

关注

专栏目录