从零开始搭建一个8位计算机系列（二）：搭建4位全加器

最新推荐文章于 2024-02-27 20:29:49 发布
最新推荐文章于 2024-02-27 20:29:49 发布
阅读量1.4k 收藏 3
点赞数
分类专栏： 从零开始搭建一个8位计算机系列 文章标签： 4位全加器 数电 multisim14 逻辑门
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Aspiration_H/article/details/112848621
版权

正文

好像也没什么要描述的，开门见山吧

1位全加器
在这里插入图片描述
U5,U6表示要相加的两个1位二进制数的输入
U7代表进位，表示前一1位全加器是否有进位（这里使用了手动输入）
他们的状态共有四种：
U5 U6 U7 结果 是否进位
0 0 1 0 0
0 1 1 0 1
1 0 1 0 1
1 1 1 1 1
根据上述逻辑表，我们使用了两个异或门计算结果，两个AND及一个OR计算是否存在进位。构成了这个最基本的全加器
上图所示，红灯亮表示结果为1，黄灯亮表示存在进位

4位全加器（逻辑门版本）
从上到下，低位到高位
在这里插入图片描述
我们将四个最基本的全加器连接，则构成了这个4位全加器

4位全加器（芯片版本）
74ls86芯片：包含四个异或门，即8个输入端A、B，四个输出端Y
74ls08芯片：包含四个与门，同上
74ls32芯片：包含四个或门，同上

从左到右，低位到高位，连线凌乱，请见谅
在这里插入图片描述

参考，感谢

B站up中文配音教程视频
油管播主BEN EATER教程视频

Newbie_H
关注
专栏目录
用逻辑门实现四位加法器
sunshine_boy_wen的博客
12-25 1万+
有符号全加器、无符号全加器数字逻辑门电路设计与verilog语言描述；数字电路
自己动手写CPU（MIPS）----带刷新、暂停的四级流水线8位全加器
zazazaz1的博客
12-08 1364
主要目的是理解一下阻塞流水线。 代码
基于Verilog设计8位全加器
08-05
基于Verilog语言设计的电路。基于Verilog设计一个8位全加器，这个8位全加器是基于4位全加器设计的，也是32位全加器的组成部分
FPGA——1位全加器和4位全加器的实现
m0_67981564的博客
12-19 1123
选择菜中File中的Create/Update→Create Symbol Files for Current File项，即可将当前文件add变成一个元件符号存盘，以 待在高层次设计中调用。”，然后在弹出的对话框中选择“USB blaster”，再点击“ok”，则硬件被安装上。”（同新建工程所选择的型号一样）为了构成全加器的项层设计，必预将以上设计的半加器half_adder.bdf 设置成可调用的元件。在弹出的“symbol”窗的“name”栏输入底层文件半加器的存储名“add” 调出半加器。
八位超前进位加法器&八位行波进位加法器
热门推荐
Mxdon_on的博客
11-10 1万+
文章目录八位超前进位加法器原理设计文件综合电路测试文件仿真波形八位行波进位加法器原理设计文件方式一综合电路方式二综合电路测试文件仿真波形总结 八位超前进位加法器 原理 有学弟问我，超前进位加法器中的p=add1 ^ add2和g=add1 & add2是什么意思，所以这篇文章就稍微赘述一点吧~ 所谓超前进位，首先应该明白进位是什么。 8+4=12，其中的1就是进位，其中的2才是结果。 那么在二进制中，1+1=10，其中的1就是进位，0就是结果。 明白了进位和结果，那么多位的数字是怎么计算呢？ 其
从零开始构造一台二进制加法器
To Be Another One
04-26 4640
我们知道，加法是算数运算中最基本的运算。 加法运算也是计算机要做的唯一工作。如果我们可以造出加法器，就可以利用加法来实现减法、乘法和除法。 事实上，构造加法器并不是让你去电子市场，购买零件，像小时候玩乐高式的，在房间中实际搭建出什么。相反的，可以在纸上画出一个加法器的逻辑结构。这样足以让我们理解计算机最底层的工作。 加法器是计算机中最基础的部件。但是它必然也会由其它零件组成。要了解这些，我们...
计算机累加器有加法器功能吗,累加器是什么_累加器的作用及原理介绍
weixin_30114649的博客
08-02 5059
累加器的概念在中央处理器中，累加器(accumulator)是一种寄存器，用来储存计算产生的中间结果。如果没有像累加器这样的寄存器，那么在每次计算(加法，乘法，移位等等)后就必须要把结果写回到内存，也许马上就得读回来。然而存取主存的速度是比从算术逻辑单元到有直接路径的累加器存取更慢。相位累加器原理一个正弦波，虽然它的幅度不是线性的，但是它的相位却是线性增加的。DDS正是利用了这一特点来产生正弦信号...
计算机组成原理课程设计
青竹小轩的博客
11-11 412
实验一 一位全加器的设计与仿真 实验二 四位全加器的设计与仿真 实验三 32位浮点乘法器的设计与仿真 实验四 简单运算器的设计与仿真 实验五 一位比较器的设计与仿真 实验六 八位比较器的设计与仿真 实验七 1/2分频器的设计与仿真 实验八 二选一多路选择器的设计与仿真 实验九 四选一多路选择器的设计与仿真 实验十 3-8译码器的设计与仿真 实验十一 触发器的设计与仿真 实验十二 移位寄存器的设计与仿真 实验十三 存储器设计与仿真 实验十四 同步FIFO的设计与仿真
数字集成电路设计（五、仿真验证与 Testbench 编写）（一）
y_u_yu_yu_的博客
11-19 4150
Verilog HDL 电路仿真和验证概述和与仿真相关的系统任务
4位全加器设计
01-10
其中CIN表示输入进位位，COUT表示输出进位位，输入A和B分别表示加数和被加数。输出SUM＝A＋B＋CIN，当SUM大于15时，COUT置‘1’。 设计过程中可以首先采用文本编辑方法设计1位全加器，而后通过多个1位全加器采样图形输入方法级联实现4位全加器设计。也可以根据输出与输入的逻辑关系写出其布尔代数式，根据布尔代数式用基本逻辑门实现全加器。
使用一位全加器做四位全加器
11-22
使用VHDL编写一位全加器，再使用一位全加器做成四位全加器的代码
加法器multisim仿真
04-14
利用multisim 仿真实现对加法器的设计，通过小灯的亮灭来观察数字的累加
multisim13八位全加器
12-01
设计总体分为两部分，一部分为8位二进制数的输入和储存电路，另一部分则为8位二进制的计算和输出的电路。模块大致由加数的输入，加法运算和运算结果的显示组成，其中两个8位二进制的数据从存储器传向运算器时，它们之间的电路由时钟信号进行控制。
《编码.藏匿在计算机软硬件背后的语言》读书笔记11-17
weixin_44620658的博客
07-13 257
11门 逻辑门的工作方式：让电流通过或阻止电流通过。 逻辑门的组成：串联或并联继电器。为什么用继电器不用开关，就在于继电器可以被其他继电器所控制，而不必由人工控制，意味着这些简单的逻辑门组合起来，可以实现更复杂的功能。 逻辑门的组合： 继电器串联，与门，输入都为1则输出1。 继电器并联，或门，输入有1则输出1。 反向器，输入与输出相反。 反向器串联，或非门，输入都为0则输出1. 反向器并联，与非门，输入都为1则输出0. 原始的继电器，缓冲器，放大信号和缓冲作用。 四个与门与两个反向器连接成的电路，2-4
用 C 语言模拟 8 位二进制加法器
hfd4220287的博客
04-07 1890
异或门、全加器和8位加法器 昨天把第12章 二进制加法器读完了，用 C 语言写了一个异或门（XOR）函数和8个全加器函数。然后用这8个全加器组成了一个8位加法器。 代码部分 输入两组 8 bit 的二进制数， 输出一个 9 bit 的结果 输入示例 0 1 1 0 0 1 0 1 1 0 1 1 0 1 1 0 输出示例 1 0 0 0 1 1 0 1 1 代码 #include <st...
Multisim14.0仿真应用设计（五十一）74LS83 4位加法器应用仿真
最新发布
zhusl6688的博客
02-27 2614
74LS83是一种4位加法器，它是一种用于计算机和其他电子设备的必要组件。它是一种可用于实现4位二进制加法和减法运算的集成电路，能够处理两个4位二进制数，并根据它们的值来计算4位结果。
四位先行进位电路逻辑表达式_C01. 用门电路构建 2 位全加器
weixin_34722015的博客
01-05 1574
本文用于记录自己学习使用门电路来构建 4 位全加器的过程使用到的芯片 异或门芯片（74LS86）、与门芯片（74LS08）、为了以及几个拨插开关。74LS86 异或门的引脚框图74LS08 与门 引脚框图74LS32 或门 引脚框图2 位的半加器的组成部分（即不考虑进位的情况）半加器真值表从真值表可以知道，半加器中，Sum的低位与输入是异或的关系，Sum的高位与输入AB是与门的关系。由异或门电路和...
四位全加器的设计与实践
XiaoYiDeXiaoYi的博客
03-22 6904
每一次新建一个block文件和Verilog文件，编辑完成之后要如下操作才能编译成功如果要使用波形图仿真则block文件不能有数字（和汉字没试过，但是不推荐），否则极其容易失败首先，每一次新建一个block文件和Verilog文件，编辑完成之后要指定文件才能编译成功。另外使用波形图时文件名不能有数字，有些许麻烦，但是总体还是比较成功的。
logisim搭建一个8位加法器使用全加器
11-10
要使用Logisim搭建一个8位加法器，需要使用8个全加器。全加器是一种电路，可以将两个二进制数相加并输出它们的和。每个全加器有三个输入：两个二进制数位和一个进位位。它们的输出是一个二进制数位和一个进位位。将多个全加器连接在一起，可以实现更大的二进制数的加法。 以下是搭建8位加法器的步骤： 1. 打开Logisim并创建一个新的电路。 2. 从左侧工具栏中选择“基本门”选项卡，并将8个全加器拖到电路中。 3. 将全加器连接起来。将第一个全加器的A输入连接到第一个二进制数的最低位，将第一个全加器的B输入连接到第二个二进制数的最低位。将第一个全加器的进位输入连接到电路的电源（VCC）。将第一个全加器的和输出连接到第一个七段数码管的最低位。 4. 将第二个全加器的A输入连接到第一个全加器的进位输出，将第二个全加器的B输入连接到第三个二进制数的最低位。将第二个全加器的和输出连接到第二个七段数码管的最低位。 5. 重复步骤4，将所有的全加器连接起来，直到第八个全加器的和输出连接到第八个七段数码管的最高位。 6. 将所有的进位输出连接到下一个全加器的进位输入，除了最后一个全加器的进位输出不需要连接。 7. 将所有的二进制数输入连接到电路的开关或者输入端口。 8. 将所有的七段数码管连接到电路的输出端口。 9. 保存并模拟电路，测试它是否可以正确地将两个8位二进制数相加。 ```logisim // Logisim代码块 ```
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值