Xilinx Vitis HLS教程1--Vitis HLS概述[01/12]

---

前言

项目中使用到Xilinx Zynq UltraScale+ MPSoC ZCU102 开发板，领导指示研究"xilinx软件自带的c语言综合器"。对于一个硬件一窍不通的我来说，甚至不知道问题是什么，怎么用，怎么学。

花了两天时间看了板子的硬件组成，上电启动步骤，主要参考文件：

1. 评估板套件快速上手指导
2. 软件安装、板卡启动，其中又涉及UART驱动、Tera终端等的安装
3. 硬件组成，详细介绍每个硬件组成的位置、功能
4. 电路图（并没有看，但是3用户手册中有对它的引用）

以上只能做了一点硬件实物的了解，软件的一概没有接触到。

现在找到一个vitis教程，还有一些网站资料，汇总如下：

1. vitis软件统一平台介绍
   自 2019.2 起，Xilinx SDK、SDSoC™ 和 SDAccel™ 开发环境被整合为一个多用途的 Vitis™ 统一软件平台， 用于应用加速和嵌入式软件开发。
2. xilinx社区门户
   专注于 Xilinx 技术的社区网站。这里将有来自您、Xilinx 和 Xilinx 合作伙伴在内的整个社区的设计和信息分享。随意浏览、使用信息，并添加自己的设计。
3. xilinx非官方讨论
   搜索PMOD接口时无意中来到这个网站，有些中文的资料，后续可以翻看。
4. vitis入门资源
   包含两个模块，get-started和document，其中的document又分为4大块：应用加速开发流、嵌入式软件开发流、Vitis HLS和AI引擎。

这个任务本来就源自于领导让看看chisel是否能加速硬件开发，调研汇报后，领导表示：“1. 我最近自己也看了一下，感觉不如hls。2. xilinx软件自带的c语言综合器可以看看。3. 这个可能入门更简单点。”

因此，本文学习Vitis HLS，记录主要观点+自问自答。

---

Vitis HLS概述
HDL 硬件描述语言，Hardware Description Languages
HLS 高层次综合，High-Level Synthesis
MBD 基于模型的硬件设计
FPGA Field-Programmable Gate Array，现场可编程门阵列
QoR Quality of Results，结果质量

1 软件工程师的设计原则

1.1 简介

本主题面向想要了解从 C