【嵌入式Linux】i.MX6ULL 时钟树——代码梳理（基础时钟初始化）

最新推荐文章于 2024-06-26 19:38:40 发布
最新推荐文章于 2024-06-26 19:38:40 发布
阅读量662 收藏 26
点赞数 15
分类专栏： linux嵌入式 文章标签： linux 嵌入式Linux
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Beihai_Van/article/details/139886199
版权

文章目录


本文章结合了正点原子的 i.mx6u嵌入式Linux开发指南和笔者的理解。
本文章应配合《 【嵌入式Linux】i.MX6ULL 时钟树——理论分析》使用。

0 基础时钟初始化概述

通过文章《【嵌入式Linux】i.MX6ULL 时钟树——理论分析》，我们得出下面的基础时钟初始化流程：

  1. PLL锁相环的配置（这里配置 3 个最基础的）
    • ARM_PLL——编号PLL1，用于ARM内核
    • 528_PLL——编号PLL2，可生成 4 路 PFD 用作内部系统总线、DDR等时钟源
    • USB1_PLL——编号PLL3，可生成 4 路 PFD 用于多种外设
  2. 配置 PLL2 的 4 个 PFD 和 PLL3 的 4 个 PFD
  3. 配置 IPG 时钟、PERCLK时钟
    请添加图片描述

1 PLL1 初始化

1.1 pll1_main_clk 修改前先把 pll1_sw_clk 切换到备用时钟源

在这里插入图片描述

// 首先设置ARM内核时钟为528MHz
// ① 判断当前ARM内核时钟（pll1_sw_clk）的来源
if((((CCM->CCSR)>>2)&0x1)==0){ // 如果pll1_sw_clk的来源是pll1_main_clk（PLL1）
    // 此时为了修改pll1_main_clk（PLL1），先要把系统时钟接到其他地方，这里接到step_clk
    CCM->CCSR &= ~(1<<8);// 首先配置step_clk的时钟源为24M晶振
    CCM->CCSR |= (1<<2);// 然后将pll1_sw_clk接到step_clk
}

解释:

这段代码首先判断当前ARM内核时钟（pll1_sw_clk）的来源。

  • CCM->CCSR 寄存器包含了系统时钟的配置信息。
  • (CCM->CCSR)>>2 将寄存器右移两位，提取出pll1_sw_clk的时钟源信息。
  • &0x1 与 1 进行按位与运算，判断pll1_sw_clk的来源是否为pll1_main_clk。

如果pll1_sw_clk的来源是pll1_main_clk，由于我们要修改的就是pll1_main_clk，所以需要将系统时钟切换到其他地方，这里切换到step_clk。

  • CCM->CCSR &= ~(1<<8) 将step_clk的时钟源设置为24M晶振。
  • CCM->CCSR |= (1<<2) 将pll1_sw_clk的时钟源切换到step_clk。

1.2 开始配置PLL1

// ② 为了设置ARM内核时钟为528MHz，由于一般设置2分频，所以pll1_main_clk设置为1056MHz
// 设置寄存器Analog ARM PLL control Register(CCM_ANALOG_PLL_ARMn)
// bit 13:     使能时钟输出
// bit 6:0:    此处设置为88（Fout = Fin * div_select / 2.0）
//             也就是1056=24*div_select/2.0 -> div_select=88
CCM_ANALOG->PLL_ARM = (1<<13) | ((88<<0)&0x7F);

解释:

这段代码设置PLL1的输出频率为1056MHz。

  • CCM_ANALOG->PLL_ARM 寄存器控制PLL1的配置。
  • (1<<13) 设置PLL_ARM的使能位，使能时钟输出。
  • ((88<<0)&0x7F) 设置分频值，div_select 为 88，根据公式Fout = Fin * div_select / 2.0，div_select 为 88 可以得到得到PLL1输出频率为 1056MHz。

1.3 配置完成后，将 pll1_sw_clk 时钟源切换回 pll1_main_clk

// ③ 将pll1_sw_clk时钟源切换回pll1_main_clk
CCM->CCSR &= ~(1<<2);

解释:

这段代码将pll1_sw_clk的时钟源切换回pll1_main_clk。

1.4 设置 PLL1 的分频系数

在这里插入图片描述

// ④ 设置分频寄存器CCM Arm Clock Root Register (CCM_CACRR)
CCM->CACRR = 1; // 设置为1表示2分频，将1056MHz的时钟源分频为528MHz

解释:

这段代码设置分频寄存器，将PLL1的输出频率分频为528MHz，最终得到ARM内核时钟。

  • CCM->CACRR 寄存器控制ARM内核时钟的分频。
  • CCM->CACRR = 1 设置分频值为1，将1056MHz的时钟源分频为528MHz。

1.5 总结

这段代码通过一系列操作，将ARM内核时钟设置为528MHz。首先判断当前ARM内核时钟来源，并切换到其他时钟源，然后设置PLL1的输出频率为1056MHz，最后将ARM内核时钟源切换回PLL1并进行分频，最终得到528MHz的ARM内核时钟。

2 配置 PLL2 的 4 个 PFD 和 PLL3 的 4 个 PFD

  • 下面代码中使用了变量reg 来读取寄存器，进行操作之后再写入回寄存器。
  • 如果需要多次读取和修改同一个寄存器，使用变量可以减少对寄存器的访问次数，提高代码执行效率。

2.1 PLL2 的 4 个 PFD配置

在这里插入图片描述

//下面设置各个PFD
    //① 首先设置PLL(systemPLL)的4个PFD
    reg = CCM_ANALOG->PFD_528;
    reg &= ~(0x3f3f3f3f);//清除原来的设置（每个PFD设置为8位，将分频因子6位清零）
    reg |= 32<<24; //分频因子设为32，PLL2_PFD3=528*18/32=297Mhz
    reg |= 24<<16;
    reg |= 16<<8;
    reg |= 27<<0;
    CCM_ANALOG->PFD_528=reg;

解释:

这段代码设置了名为systemPLL的PLL的4个PFD（Phase Frequency Detector，相位频率检测器）。

  • CCM_ANALOG->PFD_528 寄存器控制systemPLL的PFD配置。
  • reg &= ~(0x3f3f3f3f) 清除寄存器中PFD分频因子相关的位。每个PFD占8位，其中6位用来设置分频因子。
  • reg |= 32<<24 设置第一个PFD的分频因子为32。
  • reg |= 24<<16 设置第二个PFD的分频因子为24。
  • reg |= 16<<8 设置第三个PFD的分频因子为16。
  • reg |= 27<<0 设置第四个PFD的分频因子为27。

例如，第一个PFD的输出频率为528 * 18 / 32 = 297MHz。

    //② 设置PLL3(USB1)的4个PFD
    reg = 0;
    reg = CCM_ANALOG->PFD_480;
    reg &= ~(0x3f3f3f3f);//清除原来的设置（每个PFD设置有8位，将分频因子6位清零）
    reg |= 19<<24;
    reg |= 17<<16;
    reg |= 16<<8;
    reg |= 12<<0;
    CCM_ANALOG->PFD_480 = reg;

解释:

这段代码设置了名为USB1的PLL的4个PFD。

  • CCM_ANALOG->PFD_480 寄存器控制USB1的PFD配置。
  • reg &= ~(0x3f3f3f3f) 清除寄存器中PFD分频因子相关的位。
  • reg |= 19<<24 设置第一个PFD的分频因子为19。
  • reg |= 17<<16 设置第二个PFD的分频因子为17。
  • reg |= 16<<8 设置第三个PFD的分频因子为16。
  • reg |= 12<<0 设置第四个PFD的分频因子为12。

2.2 PLL3 的 4 个 PFD配置

在这里插入图片描述

    //③ 设置AHB时钟（min:6MHz, max:132MHz）
    reg = 0;
    reg = CCM->CBCMR;
    reg &= ~(3<<18); //清除原来的设置
    reg |= (1<<18); //时钟源选择为PLL2_PFD2
    CCM->CBCMR = reg;

    reg = CCM->CBCDR;
    reg &= ~(1<<25); //清除原来的设置
    reg &= ~(7<<10); //清除原来的设置（AHB_PODF）
    reg |= (2<<10); //AHB_PODF设置为2，也就是3分频，AHB_CLK_ROOT=132MHz
    CCM->CBCDR = reg;

解释:

这段代码设置AHB时钟的频率。

  • CCM->CBCMR 寄存器控制AHB时钟的来源。

  • reg &= ~(3<<18) 清除寄存器中AHB时钟来源相关的位。

  • reg |= (1<<18) 设置AHB时钟来源为PLL2_PFD2。

  • CCM->CBCDR 寄存器控制AHB时钟的分频。

  • reg &= ~(1<<25) 清除寄存器中AHB时钟使能相关的位。

  • reg &= ~(7<<10) 清除寄存器中AHB时钟分频因子相关的位。

  • reg |= (2<<10) 设置AHB时钟分频因子为2，也就是3分频。AHB时钟的根频率为PLL2_PFD2的输出频率，即132MHz。

3 配置 IPG 时钟、PERCLK时钟

  • 查看时钟树：
    在这里插入图片描述
  • IPG 时钟、PERCLK 时钟的来源是 AHB_CLK_ROOT，所以要先配置AHB时钟

3.1 配置AHB时钟

3.1.1 纠正正点原子的错误

错误：

  • 在正点原子的讲解视频中，左老师在配置AHB时钟的时候直接对同一个寄存器进行多次操作
  • 在设置分频系数的时候，先清除原来的分频系数设置，此时如果是直接对寄存器操作会导致分频过小，超过最大时钟频率，导致系统卡死
    原因：
  • 寄存器操作并非原子操作，这意味着对同一个寄存器的多次操作，并非一次性完成，而是分步骤进行的。
  • 原子操作（Atomic operation）是指一个不可分割的操作，要么全部执行成功，要么全部执行失败，不会出现中间状态。
  • 某些寄存器的配置可能存在依赖关系，例如，某个寄存器的某个位可能需要在另一个寄存器的某个位被设置之后才能生效。
    举例：
  • 如果您先设置使能位，再设置工作模式位，那么在设置工作模式位之前，该模块可能就已经被使能了，而此时工作模式位还没有生效，可能会导致该模块工作异常。
    如果您先设置工作模式位，再设置使能位，那么在设置使能位之前，该模块可能还没有被使能，而此时工作模式位已经生效，可能会导致该模块无法正常工作。

3.1.2 寄存器操作的正确方式

  • 正确方式应该是先用变量存储要修改的寄存器的值，然后对该变量进行完整步骤的操作后，再写入寄存器。这样可以使所有设置同时生效

3.1.3 正确代码

    //③ 设置AHB时钟（min:6MHz, max:132MHz）
    reg = 0;
    reg = CCM->CBCMR;
    reg &= ~(3<<18); //清除原来的设置
    reg |= (1<<18); //时钟源选择为PLL2_PFD2
    CCM->CBCMR = reg;

解释:

这段代码设置了AHB时钟的时钟源。

  • CCM->CBCMR 寄存器控制AHB时钟的来源。
  • reg &= ~(3<<18) 清除寄存器中AHB时钟来源相关的位。
  • reg |= (1<<18) 设置AHB时钟来源为PLL2_PFD2。
    reg = CCM->CBCDR;
    reg &= ~(1<<25); //清除原来的设置
    reg &= ~(7<<10); //清除原来的设置（AHB_PODF）
    reg |= (2<<10); //AHB_PODF设置为2，也就是3分频，AHB_CLK_ROOT=132MHz
    CCM->CBCDR = reg;

解释:

这段代码设置了AHB时钟的分频。

  • CCM->CBCDR 寄存器控制AHB时钟的分频。
  • reg &= ~(1<<25) 清除寄存器中AHB时钟使能相关的位。
  • reg &= ~(7<<10) 清除寄存器中AHB时钟分频因子相关的位。
  • reg |= (2<<10) 设置AHB时钟分频因子为2，也就是3分频。经过3分频后，AHB时钟频率为132MHz。

3.2 配置 IPG 时钟

    //④ 设置IPG时钟（min:6MHz, max:66MHz）
    reg = 0;
    reg = CCM->CBCDR;
    reg &= ~(3<<8); //清除IPG_PODF
    reg |= (1<<8); //设置为2分频，IPG_CLK_ROOT=66MHz
    CCM->CBCDR = reg;

解释:

这段代码设置了IPG时钟的频率。

  • CCM->CBCDR 寄存器控制IPG时钟的分频。
  • reg &= ~(3<<8) 清除寄存器中IPG时钟分频因子相关的位。
  • reg |= (1<<8) 设置IPG时钟分频因子为1，也就是2分频，经过2分频后，IPG时钟频率为66MHz。

3.3 配置 PERCLK 时钟

    //⑤ 设置PERCLK时钟
    reg = 0;
    reg = CCM->CSCMR1;
    reg &= ~(1<<6); //设置时钟源为IPG
    reg &= ~(7<<0); //PERCLK_PODF设置1分频
    CCM->CSCMR1 = reg;

解释:

这段代码设置了PERCLK时钟的频率和时钟源。

  • CCM->CSCMR1 寄存器控制PERCLK时钟的配置。
  • reg &= ~(1<<6) 设置PERCLK时钟的来源为IPG时钟。
  • reg &= ~(7<<0) 清除寄存器中PERCLK时钟分频因子相关的位。
  • reg &= ~(7<<0) 设置PERCLK时钟分频因子为0，也就是1分频。PERCLK时钟的频率与IPG时钟频率相同，即66MHz。

总结:

这段代码设置了IPG时钟和PERCLK时钟的频率和时钟源。IPG时钟的频率被设置为66MHz，PERCLK时钟的频率与IPG时钟频率相同，并且其时钟源被设置为IPG时钟。

4 完整代码

/**
 * @brief 初始化arm内核时钟、以及PLL2和PLL3的所有PFD（相位分数分频器 (Phase Fractional Divider, PFD)）
 * @param None
 * @retval None
 */
void imx6u_clk_Init(void)
{
    unsigned int reg = 0;
    //首先设置ARM内核时钟为528MHz
    //① 判断当前ARM内核时钟（pll1_sw_clk）的来源
    if((((CCM->CCSR)>>2)&0x1)==0){ //如果pll1_sw_clk的来源是pll1_main_clk（PLL1）
        //此时为了修改pll1_main_clk（PLL1），先要把系统时钟接到其他地方，这里接到step_clk
        CCM->CCSR &= ~(1<<8);//首先配置step_clk的时钟源为24M晶振
        CCM->CCSR |= (1<<2);//然后将pll1_sw_clk接到step_clk
    }
    //② 为了设置ARM内核时钟为528MHz，由于一般设置2分频，所以pll1_main_clk设置为1056MHz
    // 设置寄存器Analog ARM PLL control Register(CCM_ANALOG_PLL_ARMn)
    // bit 13:     使能时钟输出
    // bit 6:0:    此处设置为88（Fout = Fin * div_select / 2.0）
    //             也就是1056=24*div_select/2.0 -> div_select=88
    CCM_ANALOG->PLL_ARM = (1<<13) | ((88<<0)&0x7F);
    CCM->CCSR &= ~(1<<2);//将pll1_sw_clk时钟源切换回pll1_main_clk
    CCM->CACRR = 1;//这个寄存器也就是分频寄存器CCM Arm Clock Root Register (CCM_CACRR)

    //下面设置各个PFD
    //① 首先设置PLL(systemPLL)的4个PFD
    reg = CCM_ANALOG->PFD_528;
    reg &= ~(0x3f3f3f3f);//清除原来的设置（每个PFD设置为8位，将分频因子6位清零）
    reg |= 32<<24; //分频因子设为32，PLL2_PFD3=528*18/32=297Mhz
    reg |= 24<<16;
    reg |= 16<<8;
    reg |= 27<<0;
    CCM_ANALOG->PFD_528=reg;
    //② 设置PLL3(USB1)的4个PFD
    reg = 0;
    reg = CCM_ANALOG->PFD_480;
    reg &= ~(0x3f3f3f3f);//清除原来的设置（每个PFD设置有8位，将分频因子6位清零）
    reg |= 19<<24;
    reg |= 17<<16;
    reg |= 16<<8;
    reg |= 12<<0;
    CCM_ANALOG->PFD_480 = reg;

    //③ 设置AHB时钟（min:6MHz, max:132MHz）
    reg = 0;
    reg = CCM->CBCMR;
    reg &= ~(3<<18); //清除原来的设置
    reg |= (1<<18); //时钟源选择为PLL2_PFD2
    CCM->CBCMR = reg;

    reg = CCM->CBCDR;
    reg &= ~(1<<25); //清除原来的设置
    reg &= ~(7<<10); //清除原来的设置（AHB_PODF）
    reg |= (2<<10); //AHB_PODF设置为2，也就是3分频，AHB_CLK_ROOT=132MHz
    CCM->CBCDR = reg;

    //④ 设置IPG时钟（min:6MHz, max:66MHz）
    reg = 0;
    reg = CCM->CBCDR;
    reg &= ~(3<<8); //清除IPG_PODF
    reg |= (1<<8); //设置为2分频，IPG_CLK_ROOT=66MHz
    CCM->CBCDR = reg;

    //⑤ 设置PERCLK时钟
    reg = 0;
    reg = CCM->CSCMR1;
    reg &= ~(1<<6); //设置时钟源为IPG
    reg &= ~(7<<0); //PERCLK_PODF设置1分频
    CCM->CSCMR1 = reg;
}
__Witheart__
关注
  • 15
    点赞
  • 踩
  • 26
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
[野火]《嵌入式Linux驱动开发实战指南——基于i.MX6ULL系列》
02-08
本资源总结了基于 i.MX6ULL 系列的嵌入式 Linux 驱动开发实战指南，涵盖了从 SDK 目录结构到驱动开发的各个方面。下面是从该资源中总结出的知识点： 1. 嵌入式 Linux 驱动开发概述 嵌入式 Linux 驱动开发是指在...
基于I.MX6ULL的嵌入式linux应用开发完全手册
03-22
基于I.MX6ULL的嵌入式linux应用开发完全手册。
【嵌入式Linux】i.MX6ULL 时钟树——理论分析
Beihai_Van的博客
06-22 812
本文章结合了正点原子的**i.mx6u嵌入式Linux开发指南**和笔者的理解。 本文章应配合《【嵌入式Linux】i.MX6ULL 时钟树——代码梳理（基础时钟初始化）》使用。
I.MX6ULL Linux 点灯实验理论及汇编点灯
Redhat_yan
05-21 1001
I.MX6ULL Linux C语言开发。
I.MX6ULL_Linux_基础篇(6) soc资源介绍
weixin_41252596的博客
11-27 1997
SOC资源，基础功能，属性了解
I.MX6ULL主频和时钟配置实验
Redhat_yan
05-28 942
在之前实验中我们都没有涉及到 I.MX6U 的时钟和主频配置操作，全部使用的默认配置，默认配置下 I.MX6U 工作频率为 396MHz。但是 I.MX6U 系列标准的工作频率为528MHz，有些型号甚至可以工作到 696MHz。本节学习 I.MX6U 的时钟系统，学习如何配置 I.MX6U 的系统时钟和其他的外设时钟，使其工作频率为 528MHz，其他的外设时钟源都工作在 NXP 推荐的频率。
06_I.MX6ULL主频时钟配置实验
Yuanghxb的博客
03-26 520
正常情况下应该选择pll1_main_clk,但是如果要对pll1_main_clk(PLL1)的频率进行调整的话,比如我们要设置PLL1=1056MHz,此时就要先将plll_sw_clk切换到step_clk上。此处是一个选择器,选择pll1_sw_clk的时钟源,由寄存器CCM_CCSR的PLL1_SW_CLK_SEL位决定plll_sw_clk是选择pll1_main_clk还是step_clk。的话PERCLK_CLK_ROOT的时钟源就是IPG_CLK_ROOT=66MHz。
嵌入式I.MX6ULL裸机开发学习（二）C语言LED程序
qq_36098455的博客
07-17 381
使用C语言改写上一个LED实验。
I.MX6ULL 手册查找使用方法 实战点亮LED（寄存器版）
04-08 804
文章目录前言IO命名IO 配置IO 复用配置（MUX）IO 属性配置（PAD）时钟配置GPIO配置编程实战LED原理图编程步骤程序源码 前言 本文介绍I.MX6ULL手册的使用方法。管脚命名规则，时钟开启，IO管脚复用，GPIO高低电平，寄存器地址查找灯。实战汇编语言点亮LED IO命名 32-bit software mux control registers IOMUXC_SW_MUX_CTL_PAD_<PAD_NAME> 32-bit software pad control regis
基于I.MX6ULL + LINUX驱动程序 Qt车载系统
qq_75130201的博客
04-14 7921
Qt车载系统都是基本功和API调用，硬件也涉及的少，交叉编译的话WEB模块是编译不过去的，当时我问了正点原子官方 他们原话:(6ull不支持webengewidgets。就算你能交叉编译出来，6ull估计跑不动。6ull上有webview。webengine编译相关源码500MB。mp157和rk3568上有webengine，如果你有这两板子）还有一个bug 板子上Qt程序对两个驱动文件读数据时会直接卡死了，我查了好久资料都查不到原因，最后也懒得管了直接找工作了，都无所谓，能跑就行。
I.MX6ULL的官方 SDK 移植实验
Redhat_yan
05-22 943
在I.MX6ULL模仿 STM32 驱动开发格式实验，我们参考 ST 官方给 STM32 编写的 stm32f10x.h 来自行编写 I.MX6ULL的寄存器定义文件。自己编写这些寄存器定义不仅费时费力，没有任何意义，而且很容易写错，**NXP 官方为 I.MX6ULL 编写了 SDK 包，在 SDK 包里面 NXP 已经编写好了寄存器定义文件，所以我们可以直接移植 SDK 包里面的文件来用。**虽然 NXP 是为 I.MX6ULL 编写的 SDK 包，但是 I.MX6UL 也是可以使用的！
i.MX6ULL使用regmap驱动I2C（AP3216C传感器）【Linux驱动】.zip
02-21
i.MX6ULL Linux驱动程序。 项目代码可直接编译运行。
i.mx6ull终结者开发板使用手册_v1.1.pdf
03-10
i.mx6ull终结者开发板使用手册
I.MX6ULL的SDK包.rar
09-14
内含NXP官网的IMX6ULL的SDK安装包： SDK_2.2_MCIM6ULL_RFP_Win.exe
运维.Linux下执行定时任务（上：Cron简介与用法解析）
jclee95的个人博客
06-25 1354
介绍Linux/Linux系统下，用于执行定时任务的Cron
云计算【第一阶段（21）】Linux引导过程与服务控制
YCyjs的博客
06-26 899
开机自检:检测出第一个能够引导系统的设备MBR 引导:运行放在MBR扇区里的启动GRUB引导程序GRUB 菜单:GRUB引导程序通过读取GRUB配置文件/boot/grub2/grub.cfg，来获取内核和镜像文件系统的设置和路径位置加载 Linux 内核:把内核和镜像文件系统加载到内存中init 进程初始化:加载硬件驱动程序，内核把init进程加载到内存中运行。
linux下进度条的实现
myhhhhhhhh的博客
06-24 421
使用模块化编程。
Linux 时区文件编译器 zic【man 8 zic】
最新发布
贾亚超的博客
06-26 774
zic - 时区编译器。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

__Witheart__

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值