打怪升级之FIFO的多写入与多写出

两个模块都由一根线写入FIFO时可能遇到的问题

1.模块A和模块B都有FIFO的写入三线（write_clk; write_req; write_data），但最终FIFO只有一组写入三线。
2.还是A和B的两模块，但此时A和B的写入三线各自什么时候会使用不知道，存在同时调用三线写入的情况，此时写入的数据肯定会报废。

多线并一线问题

这个解决办法很简答，使用或门将各个地方的输入并起来就可以了。

不同模块同时写入问题

直观的解决的办法是：建立各模块的数据输入输出控制。模块的数据可以就近存在本地，也可以存在指定地址范围的大存储器中。建立新的FIFO写入控制模块，该模块用来接收各模块写入请求并告知各模块现在的FIFO写入三线状态。此时可以将FIFO视为某种形式上的总线，各模块依次调用总线向FIFO中存入数据，有点类似于安排一个交警在总线上指挥交通。