FPGA——双fifo的使用

最新推荐文章于 2024-07-26 20:39:55 发布

liuchuang的爸爸

最新推荐文章于 2024-07-26 20:39:55 发布

阅读量2.7k

点赞数

文章标签： FPGA

本文链接：https://blog.csdn.net/qq_39231491/article/details/82354061

版权

该博文详细介绍了如何在FPGA中利用双fifo实现三个数值的相加功能，具体为每三排0-85的数值进行竖直相加。通过设置不同读写使能信号，实现了对两个fifo的读写控制，最终在特定条件下降两个fifo的输出相加，得到结果。

摘要由CSDN通过智能技术生成

利用双fifo实现3个数值相加。实现10排0-85 每三排的数实现竖直相加。这里写图片描述

module fifo(
input wire clk ,
input wire rst_n ,
input wire[7:0] dina ,
input wire wr_en ,
output reg[7:0] douta ,
output reg flag ,
output wire full1 ,
output wire empty1 ,
output wire full2 ,
output wire empty2
);
reg[6:0] cnt_r;
reg rd_en1;
reg rd_en2;
reg wr_en1;
reg wr_en2;
reg[3:0] row;
wire[7:0] douta1;
wire[7:0] douta2;
parameter ROW_MAX=10;
parameter CNT_R_MAX=85;
always@(posedge clk or negedge rst_n)
if(rst_n == 0)
cnt_r <= 7’b0;
else if (cnt_r == CNT_R_MAX&&wr_en == 1)
cnt_r<= 7’b0;
else if(wr_en==1)
cnt_r <= cnt_r +7’b1;