关于建立时间和保持时间的理解

(本次感悟是阅读《数字设计系统方法》第十五章 时序约束 得来的，如果有错误理解的地方，希望能够直接指出来，共同进步）

• 意义

  • 建立时间决定了电路工作的性能，一般是指确定电路的最佳工作频率（换句话说，如果在某个频率下，建立时间不满足，可能换个低一些的频率，就满足了建立时间的约束）
  • 保持时间决定了电路能否正常工作，其约束属于正确性约束。（如果保持时间不满足约束条件，那么无论电路的工作频率是多少，都不可能正常工作）

• 约束公式

  • 建立时间约束条件：

    • t_cy ≥ t_dCQ + t_dMAX + t_s

    其中，t_cy 是系统时钟周期，t_dCQ是指D触发器的传播延迟，t_dMAX 是指触发器与触发器之间的组合逻辑（或线路）的最大传播延迟，t_s 是指建立时间

  • 保持时间约束条件：

    • t_h ≤ t_cCQ + t_cMIN

    其中，t_h是指保持时间，t_cCQ 是指D触发器的污染延迟，t