大一的时候画板子,讨论为什么芯片附近会有并联的电容设计
学长毕竟也只是大学生,理解也是有限,不过我们最后总结出来,
大电容储能,小电容滤波,小电容靠近电源引脚,大电容次之
Q1:为什么小电容靠近芯片?离芯片距离越远,容值由小到大?
小电容滤除的高频信号,而导线在高频模型下是寄生电感,所以不适宜过长,如果导线过长,源在回路无法反射。
C57小于C33
后来在一次和前辈的交流之后,我理解了一些设计,
在我看到的很多原理图里面,芯片总是并联存在的,而且容值差距很大
前辈告诉我,这里是有大学问的。
我嗅到了一丝关于另一个领域的味道,
那个领域,
叫做高频
先看这两张图
并联滤波示意图1(40db)
并联滤波电容示意图2
在并联不同容值的电容进行滤波的时候,我们往往取值,要做到电容之间差距百倍以上,这样可以达到图一(40db)的效果
在不同电容并联的时候,会有不同的并联谐振点,足以达到一个效果:同时存在单个电容的谐振点(低谷)和多个电容的反联谐振点(尖峰),所以在设计中,我们如果需要更宽的频段,我们就必须并联电容,但是我们又知道,反谐振处阻抗过大,同样无法反射高频信号,所以我们要尽可能避开这种点,所以在设计中,为了实现这个原理,我们设计了40dB的电容差距,从而实现图一的效果更好的滤波。
总结:
1.不同容值的电容滤波可以做到拓宽频域,消除不同频率的干扰
2.为了减少反谐振点的影响,选择100倍以上范围
3.相同容值ESR可以一起降低(一次5db),不过频域有限。
附一个电容滤波Layout