【梳理】数字设计基础与应用 第2章 组合逻辑电路的分析与设计 2.1.3 组合逻辑电路的其它输入、输出结构

教材：数字设计基础与应用 第二版 邓元庆 关宇 贾鹏 石会 编著 清华大学出版社
源文档高清截图在后

2.1.3 逻辑电路的其它输入、输出结构

1、通常，逻辑门的输入电压在阈值电压附近波动时，容易令输出电压阶跃性变化，造成输出错误。将输入信号接入带有施密特触发器输入结构的非门则克服了输入电压的波动 。增强了输入的抗干扰能力。


如图，施密特触发器具有类似磁滞回线的输入输出电压特性。当输入由低变高或由高变低时，阈值电压不同。当阈值电压附近的输入电压经过施密特触发器后，当输入由低变高时，更易输出低电平（注意上图是施密特触发非门的电压传输特性）；当输入由高变低时，更易输出高电平，从而克服了输入电压在阈值电压附近波动时带来的输出波动问题。

2、施密特触发器的应用：
（1）波形变换。利用施密特触发器状态转换过程中的正反馈作用，可以把边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号。可将三角波、正弦波等变成矩形波。


（2）方波整形。数字系统中，矩形脉冲在传输中经常发生畸变，上升沿和下降沿不理想。用施密特触发器整形后，可获得较理想的矩形脉冲。做到这一点的关键是：设置合适的VTH＋和VTH－。

（3）脉冲鉴幅。设置合适的阈值，将幅度不同、不规则的脉冲施加到施密特触发器的输入端后，施密特触发器能选择幅度大于预设值的脉冲输出。

3、普通逻辑门的输出只有两种状态——逻辑0和逻辑1，这两种输出的电阻都是低阻值（即低阻输出）。三态逻辑门（Three-State Logic Gate，TSLG）的输出不仅有高低电平两种状态，还有第三种：高阻状态（又称失效态、截止态、开路态、悬浮态或禁止态），这时输出端的漏电流很小，相当于断开连接。高阻态不是有效的逻辑电平，既不可认为是0也不可认为是1。三态输出是一种独立于电路逻辑功能的输出结构，可以根据需要设置三态输出端。
实现三态输出需要额外的输入端，称为使能端，又称ENABLE端，常记为EN。

4、将多个三态输出端连在一起，就构成三态总线，此时每个逻辑门称为三态缓冲器。任何时刻只有一个三态输出端允许使能，输出相应的信号，同一三态总线的其余逻辑门都应工作与高阻抗状态，否则会因为不同的逻辑门的输出电压不同进而导致电流从输出电平更高的输出端流向输出电平更低的输出端，烧坏逻辑门。虽然同一时刻只能有一个逻辑门将信号传入三态总线，但是挂载在三态总线上用于接收输出信号作为输入的逻辑门则可以多个同时接收信号并输出到其它地方（多个门同时使能）。三态门还能用于实现数据的双向传输。如图，当EN = 1时仅G1导通，G2因为使能端是低电平有效，所以为高阻状态；EN = 0时情况相反。