Tap Cell Usage Guidlines阅读笔记

最近在学习数字后端综合，在选择参考库的时候会遇到一个选择库的问题。
以TSMC工艺库为例，名称中带有bwp的就是所谓的tap-less libraries，那这篇文章就来分享一下什么是tap-less libraries。

note: tap-less means no well-tap connecion, e.g. no pickups.

1. 什么是tap cell

tap cell就是well会连接到VDD或者GND的单元，分为back-bias tap-cell和none back-bias tap-cell：

这里会涉及一个back-bias的问题，区别就在于有没有额外的电源网络VPP和VBB连接到p/n well。如下图所示，左边代表有back-bias的tap-cell，右边代表没有back-bias的tap-cell。要注意的是在使用back-bias tap-cell的时候不要再给其他的pin脚取名为VPP和VBB了，否则会默认短路。

back-bias tap-cell	none back-bias tap-cell

那么顾名思义，tap-less libraries就是指p/n well没有被连接到VDD/GND上面，需要额外加入welltap，给衬底连接电位。

2. 什么是well tap

你可以理解为well tap是一个专门连接电路p/n well到VDD/GND，但是里面没有任何有效电路，只是为了连接well电平的一个cell。
通常来说，tap-less libraries需要在布局布线的过程中插入well tap，以给衬底电压。对于带有tap-cell的libraries则不需要插入well tap。

在插入well tap的时候需要小心考虑其位置：离电路太远会产生latch-up，离电路太近又有可能会抢占布线资源（在布线之前要考虑好well tap的位置）。
我们说tap cell的加入也会降低latch-up效应，那到底什么是latch-up呢？

3. 什么是latch up效应

latch-up指门栅效应，是指集成电路中电源和低之间短路带来的大电流损坏电路的现象。在CMOS工艺中是因为NMOS和PMOS管的电源电极和地电极之间形成了寄生的BJT管，将形成SCR（parasitic silicon-controlled rectifier），带来了低阻抗路径，导致可能产生大电流的现象。

常用的放置latch-up的方法有：

1. 在NMOS和PMOS周围添加一些氧化物隔离槽(oxide trench)和掩埋氧化物(buried oxide)层进行隔离（这就是所谓的trench），这将打破NMOS与PMOS之间的相互作用，破坏SCR，从而降低latch-up效应。
2. 改变衬底掺杂，加速载流子复合速度，从而降低BJT增益，增大电源到地路径的阻抗。
3. 使用guard ring：P+ Ring环绕NMOS并接GND； N+ Ring环接PMOS并接VDD。
4. NMOS和PMOS之间保持足够的间距来降低引发SCR的可能。Sub接触孔和Well接触孔应尽量靠近源区。以降低Rwell和Rsub的阻值。
5. IO处尽量不使用PMOS。（nwell）
   

4. 如何通过版图辨认是否tap-less

4.1. 判断带有tap cell的标准单元

这一小节介绍一下如何通过一个标准单元的layout来判断是否内部已经有了tap cell，主要来源于https://blog.eetop.cn/blog-1592-6947193.html，这一小节做个搬运，原博也写得非常好，有需要的小伙伴可以扩展一下。
例如下面这个INV cell的layout。直接看有时不容易判断，后面分享一些小技巧。

我的小技巧是只打开NW(NWELL)和NP(N+)，看看有没有重叠。这个INV cell的NWELL和N+显然是有重叠的，在接近顶部的地方。

再打开CO(contact)和M1，就可以看到完整的NWELL->N±>contact->M1 metal构成NWELL tap。P-sub/PWELL tap也可以用同样的技巧快速确定。
note:NWELL->N±>contact->M1 metal是指物理层面nwell连接到VDD的路径通路。

至此，就可以确定这个标准元是自带well tap的，后端设计中不需要加专用的well tap cell。

4.2. 判断不带有tap cell的标准单元

同样的技巧也可以很快地判断标准元是否是tapless。例如下面这个cell的NWELL和N+根本没有重叠，不可能构建NWELL tap，这个标准元就是tapless。

顺便可以看一下这个tapless库里专用的well tap cell长什么样子。这个专用的cell的结构其实就是NWELL->N±>CONT->M1(VDD), 加上p-sub->P±>CONT->M1(GND)。
可以看到，这个well tap中是无法构成晶体管的，是不含有电路的单元。

参考文献：

1. http://blog.sina.com.cn/s/blog_bc93ac450102x6bk.html
2. https://blog.csdn.net/weixin_39619478/article/details/112187875
3. https://blog.eetop.cn/blog-1592-6947193.html