ISE综合选项-保持层次结构

ISE在进行综合是如果信号没有被引出到输出引脚，当使用chipscope进行仿真时会有找不到你想要的信号的情况。

此时我们对工程可以使用以下方法来保持ISE程序的层次结构，进而在chipscope仿真时，加入我们所需要的信号

一、XST仿真时选择keep Hierarchy选项

1.选择工程顶层文件

2.右键Synthesize-XST，选择Process Properties

3.在打开对话框中将-keep hierarchy更改为yes

二、加入(*KEEP="{TRUE}"*)语句

如果上述设置还未能找到特定的信号，则加入(*KEEP="{TRUE|FALSE|SOFT}"*)语句，例如

(* KEEP="TRUE"*) wire clk_fpga;