ISE综合选项Keep Hierarchy

最新推荐文章于 2024-05-23 20:59:13 发布

池同学

最新推荐文章于 2024-05-23 20:59:13 发布

阅读量3.9k

点赞数 5

分类专栏： FPGA

FPGA 专栏收录该内容

3 篇文章 1 订阅

订阅专栏

Xilinx ISE使用chipscope抓信号时往往找不到

需要用到ISE综合选项Keep Hierarchy（XST--->process properties）

keep hierarchy是设置综合后层次结构的。如果选了这个，那么综合后MAP的时候就会保持你RTL设计的层次结构。好处在于，设置之后，你用CHIPSCOPE调试时看到的层次结构跟你的设计是一样的，找信号很方便。缺点是这样，xilinx 的工具就不能在设计层次间进行设计优化了。所以，建议你设成soft，意思就是综合后保持层次结构，但是P&R的时候可以打破层次结构进行优化

关注

5
点赞
踩
6

收藏

觉得还不错? 一键收藏
0
评论
ISE综合选项Keep Hierarchy

Xilinx ISE使用chipscope抓信号时往往找不到需要用到ISE综合选项Keep Hierarchy（XST--->process properties）keep hierarchy是设置综合后层次结构的。如果选了这个，那么综合后MAP的时候就会保持你RTL设计的层次结构。好处在于，设置之后，你用CHIPSCOPE调试时看到的层次结构跟你的设计是一样的，找信号很方便。缺点是这样，
复制链接

扫一扫

专栏目录

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。