理解 GPIO 的推挽与开漏

在日常的嵌入式开发过程当中，GPIO可以说是接触最多的外设了。小到点亮一个LED灯，大到模拟总线通讯，都必不可少地需要用到GPIO资源。而对于GPIO的两大输出模式 ——推挽输出和开漏输出，你是否真正理解了呢？

首先我们看到STM32F4xx参考手册中的IO端口基本结构：

其包含了输入驱动器和输出驱动器接口，和我们今天的主体相关的是右下角的输出驱动器结构：

可以看到这个输出驱动器可以配置为推挽、开漏或禁止。而实现推挽和开漏的关键部分就是途中的两个MOS管：P-MOS和N-MOS。

推挽输出模式

推挽（Push-Pull）实际上指的是两个不同的电流方向，也有人更形象地称之为推拉模式。推指的是电路将电流“推”入负载，拉指的是电路将电流从负载“拉”回。

在推挽输出模式下，P-MOS和N-MOS都正常工作，当然在电路实际的工作中，每一时刻只会有一个管子导通。

输出高电平时，P-MOS会导通，N-MOS截止，此时输出端体现出来的就是高电平：

同理，在输出低电平时，P-MOS截止，N-MOS导通：

也正是因为同一时间只有一个管导通，因此在推挽输出模式下导通损耗小，效率高。同时从上图中可以看到当输出激活时负载是直接连接到电源和地的，因此能够提供大量电流，提高了电路的负载能力。

但是推挽模式也有一个缺点，如果把两个推挽结构相连，一个输出高电平，另一个输出低电平，反映到电路上则是高电平驱动的上MOS导通，下MOS关闭，低电平驱动的上MOS关闭，下MOS导通，此时电流将从第一个结构的VDD通过上MOS再经过第二个结构的下MOS直接流向GND，整个通路上的电阻非常小，从而引起短路。因此推挽模式下无法实现“线与”逻辑。

线与：多个信号线直接连接在一起，只有当所有信号全部为高电平时，合在一起的总线为高电平；只要有任意一个或者多个信号为低电平，则总线为低电平。

开漏输出模式

开漏就是指MOS管的漏极开路，也就是漏极什么也不接，直接作为输出端口。

在这种模式下，当输出控制为高电平时，N-MOS截止，此时由于漏极是开路的，因此无法直接输出高电平，也是其主要特性，一般称为高电平没有驱动能力，此时要想获得高电平必须要外接上拉电阻，如下图：

而控制端输出低电平时，N-MOS打开，输出端口将直接与地相连，因此其输出低电平的驱动能力是很强的，如下图所示：

虽然开漏模式无法独立输出高电平，但也正是因为这一特性，使其可以非常方便地调节输出电平（完全由上拉电阻连接的电源电平决定）。因此在一些需要做电平转换的地方，开漏模式是有很大的优势的。

同时上面提到的推挽模式无法实现的“线与”逻辑在开漏模式下也能够实现。在高电平与低电平相连的情况下，由于上拉电阻的存在，不会出现推挽模式下的短路问题。

当然，开漏模式也有其缺点。其上升沿是通过上拉电阻来对负载充电，因此如果电阻小时延时就小，但功耗会变大，反之延时大功耗小。

总结

最后由一个表格来总结推挽输出与开漏输出的特性与优缺点：