weixin_49155137的博客

原创 三极管的检测方法与经验

这时，要注意万用表表笔的极性，如果红表笔接的是基极 b。如果黑表笔接的是基极 b，红表笔分别接触其他两极时，测得的阻值较小，则被测三极管为 NPN型管。(以 PNP 为例)将万用表置于 R×100 或 R×1k 挡，红表笔基极 b，用黑表笔分别接触另外两个管脚时，所测得的两个电阻值会是一个大一些，一个小一些。其中，发射结和集电结的正向电阻值比较低，其他四种接法测得的电阻值都很高，约为 几百千欧至无穷大。位置， 把红、黑表笔短接，调整调零旋钮，使万用表指针指示为零，然后将量程开关拨到 hFE。

原创 稳压二极管

用万用表进行测量，根据单向导电性，用X1K挡先把被测二极管的正负极性判断出来，然后用X10K挡，黑表笔接二极管负极，红表笔接二极管正极，测的阻值与X1K挡时相比，若出现的反向阻值很大，为一般二极管的可能性很大，若出现的反向阻值变得很小，则为稳压二极管。这种特殊的二极管叫稳压管。正常使用时，稳压二极管稳压电路的输出电压等于稳压管反向击穿后两端的稳压值，若输入到稳压电路中的电压值小于稳压管的稳压值，则电路将失去稳压作用，只有是大于关系时，才有稳压作用，并且压差越大，限流电阻的阻值也应越大，否则会损坏稳压管。

原创 什么是磁珠

磁珠有很高的电阻率和磁导率，他等效于电阻和电感串联，但电阻值和电感值都随频率变化。 他比普通的电感有更好的高频滤波特性，在高频时呈现阻性，所以能在相当宽的频率范围内保持较高的阻抗，从而提高调频滤波效果。作为电源滤波，可以使用电感。磁珠的电路符号就是电感但是型号上可以看出使用的是磁珠在电路功能上，磁珠和电感是原理相同的，只是频率特性不同罢了。磁珠由氧磁体组成，电感由磁心和线圈组成，磁珠把交流信号转化为热能，电感把交流存储起来，缓慢的释放出去。磁珠对高频信号才有较大阻碍作用，一般规格有100欧/10

原创 【无标题】

还有就是不同尺寸0欧电阻允许通过电流不同，一般0603的1A，0805的2A，所以不同电流会选用不同尺寸的还有就是为磁珠、电感等预留位置时，得根据磁珠、电感的大小还做封装，所以0603、0805等不同尺寸的都有了。当分割电地平面后，造成信号最短回流路径断裂，此时，信号回路不得不绕道，形成很大的环路面积，电场和磁场的影响就变强了，容易干扰/被干扰。当分割电地平面后，造成信号最短回流路径断裂，此时，信号回路不得不绕道，形成很大的环路面积，电场和磁场的影响就变强了，容易干扰/被干扰。其实0欧的电阻还是蛮有用的。

原创 0欧姆、磁珠、电感的应用

磁珠用来吸收超高频信号，象一些RF电路，PLL，振荡电路，含超高频存储器电路（DDR，SDRAM，RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种储能元件，用在LC振荡电路、中低频的滤波电路等，其应用频率范围很少超过50MHz。磁珠是用来吸收超高频信号，象一些RF电路，PLL，振荡电路，含超高频存储器电路（DDR，SDRAM，RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用在LC振荡电路，中低频的滤波电路等，其应用频率范围很少超过50MHZ。⑥、在高频信号下，充当电感或电容。

原创 STM32串口工作原理

STM32串口工作原理

原创 STM32中断（NVIC和EXIT）

STM32中断

原创 APB总线协议

AMBA 中的 APB 总线主要用在低速且低功率消耗的外围，在 APB 总线中，唯一的 M 为 APB bridge，其它一些低速和低功率的外围皆为 S。要特别注意的是，在 T3 后，也就是在进入 ENABLE 周期后，APB 从必须要将 M 所要读取的数据准备好，以便 M 可以在 ENABLE 周期末被 T4 正时钟沿触发时正确的将数据读取。APB桥为AHB的一个从设备，但它在APB中是唯一的主设备，而APB中其它低速和低功率消耗的外围皆为APB桥的从设备。并进行二级译码来产生APB从设备选择信号。

原创 STM32 GPIO的工作原理

STM32的GPIO管脚有下面8种可能的配置:（4输入 +2 输出 +2 复用输出)

原创 STM32 系统时钟初始化函数和延时函数

如果我们需要得到精确的定时，那么我们可以使用STM32中的定时器(时钟9M，1微秒减9)，例如，SysTick 定时器。SysTick是一个24位的递减计数器，它放在NVIC中，主要目的是为了给操作系统提供一个硬件上的中断(滴答中断)。计数到0 时，SvsTick计数器自动重装初值并继续计数，同时内部的COUNTFLAG标志会置位，触发中断(假如中断使能情况下)。如果我们的程序不使用操作系统，那么SysTick定时器可以用来产生精确的定时。否则超出了LOAD 的范围，高位会被舍去，导致延时不准。

原创 自行车模型

原创 LQR控制

LQR通过全状态反馈，将不同状态加权和得到最优控制量，属于最优控制范畴是一种全状态反馈控制结构，构造系统未来时间段的状态量变化和执行器输入量的二次代价函数，得到总成本最低的增益矩阵，从而得到希望得控制序列。Q,R为单位对角矩阵，对角阵上得元素对应着不同状态量和控制量得权重大小，越大说明我们设计时对于该量得重视程度越大，即希望这个量在变化过程中保持较小的值。Q是衡量状态量 ，调节Q的大小可以控制系统状态收敛的快慢， R是衡量控制输入，调节R的大小可以控制达到稳态需要的时间。4、得到最优控制序列。

原创 PID控制

比例控制（K）能够提高系统的响应速度和稳态精度，抑制扰动对系统的影响，但过大的比例控制容易导致系统超调和振荡，并且有可能使系统变得不稳定。会带来积分饱和现象，能消除0型系统对于常值输入信号和常值扰动造成的输出稳态误差。PID控制器不需要知道系统的模型，仅仅根据期望与现状的偏差调节，使之能够道道期望的一种线性控制器。微分控制（TD）减少超调和调节时间，加速瞬态过程，提高系统稳定性。容易受到干扰，当干扰TD越大，系统越不稳定。PID 只关注当前时刻的误差，不关注未来时间段内的误差，没预见性，容易造成超调。

原创 MPC控制

概念：mpc控制利用一个已有的模型，系统当前的状态和未来控制量来预测系统未来的输出，然后与我们期望的系统输出作比较，得到一个损失函数（代价泛函）。模型预测控制的实现是通过建立优化问题的模型，求解该优化问题来到控制器的输出。3.考虑未来时间步的有限时域优化方法。2.可以处理约束（不等式约束）最后用二次规划求解最优解。1.可以处理多输入多输出。

原创 异步FIFO 的设计

【代码】异步FIFO 的设计。

原创 放大电路模型

根据实际所关注的输入信号形式和输出信号形式的不同，放大电路可分为四种类型，即：电压放大、电流放大、互阻放大和互导放大。信号的放大是最基本的模拟信号处理功能，它是通过放大电路实现的，大多数模拟电子系统。与上述情况相反，有时要求把电压信号转换为相应的电流输出，则电路中输入信号取电压。语音放大系统中对微音器输出电压信号的放大，使用的就是这种放大电路。称为放大电路的互导增益，它具有导纳蜇纲，单位为S。为电路的电压增益，这种主要考虑电流增益的电路称为。分别为放大电路的输出电压和输出电流。为放大电路的输入电流，

原创 RAL寄存器模型

UVM 寄存器模型的本质就是重新定义了验证平台与DUT 的寄存器接您证人员更好地组织及配置寄存器，简化流程、减少工作量。 uvm_reg_field:这是寄存器模型中的最小单位。uvm_reg:它比 uvm_reg_fied高一个级别，但是依然是比较小的单位。一个寄存器中至少包含一个uvm_reg_field.uvm_reg_block :它是一个比较大的单位，在其中可以加入许多的uvm_reg.也可以加入其他的uvm_reg_ block。一个寄存器模型中至少包含一个 uvm _reg_block。uv

原创 TLM通信

。如 my_transaction 就是把一个MAC 里的各个字段封装在了一起。1)在这程中，A 称为“发起者”，而B 称为“目标”。A具有的端口(用方框表示)称为 PORTB 的端口(用圆圈表示)称为 EXPORT。这个过程中，。2)。在这个过程中, A 依然是发起者”，B 依然是“目标”，A上的端口依然是 PORT，而B 上的端口依然是 EXPORT。这过程中，。到这里，读者应该意识到，而不是数据流。

原创 Callback机制

1.定义一个A类。2.声明一个A _pool类。3.在要预留 callback 函数/任务接口的类中调用uvm_register_cb 宏。4.在要调用 callback 函数/任务接口的函数/任务中，使用uvm _do _callbacks宏。

原创 factory机制及重载

factory 机制的本质在没有factory 机制之前，要创建一个类的实例，只能使用 new 函数但是有了factory 机制之后，除了使用 new 函数外，还可以根据类名创建这个类的一个实例;另外，还可以在创建类的实例时根据是否有重载记录来决定是创建原始的类，还是创建重载的类.所以，从本质上来看，factory 机制其实是对 SystemVerilog 中 new 函数的重载。因为创建重载的类的实例。这个原始的 new 函数实在是太简单了，功能太少了。

原创 config_db机制

config_db 机制用于在 UVM 验证平台间传递参数。一个component内可以通过 get_full_name()获取这个component 的路径。

原创 UVM的信息打印机制

UVM通过冗会度级别的设管提高了仿日志的可读性。在打印信息之前。UVM会较要显示信息的冗余度级别与默认的冗余度阈值，如果小于等于阀值，就会显示，否则不会显示。默认的冗余度值是 UVM_MEDIUM，所有低于等于UVM_MEDIUM(如UVM_LOW)的信息都会被打印出来。

原创 field automation 机制

这里一共出现了 15 种。联合数组有两大识别标志，一是索引的类型，二是存储数据类型。在这一系列 uvm_field 系列宏中，出现的第一个类型是存储数据类型，第二个类型是索引类型，如uvm field_aa_int_string 用于声明那些存储的数据是int，而其索引是 string型的联合数组。

原创 sequence 机制

从 driver 中剥离激励产生功能, 使用 sequence 机制之后，在不同的测试用例中，将不同的sequence 设置成sequencer 的 main_phase 的 default_sequence。当sequencer 执行到 main phase 时，发现有default_sequence，那么它就启动 sequence.

原创 objection 机制以及domain

在第2章的例子中，最初是在 driver 中raise_objection，但是事实上，在 driver中raise_objection 的时刻并不多。那么在进人 main phase 时，UVM 发现没有任何 objection 被提起，于是虽然 driver 中有一个延时 100个单位时间的代码，monitor 中有一个无限循环，UVM 也都不理会，它会直接跳转到 post main phase，假设进人 main_phase 的时刻为 0，那么进人 post_main.phase 的时刻还是为0。

原创 UVM phase机制

UVM的设哲学就是在 build_phase 中做实例化的工作，driver 和 monitor 都是 agent 的成员变量、所以它们的实例化都要在 agent 的 build_phase 中执行。所谓深度优先，指的是如果 i_agt 的 build phase 执行完毕后，它接下来执行的是其孩子的 build_phase，如果孩子还有孩子，那么再继续执行下去，一直到整棵以 i_agt 为树根的UVM 子树的 build_phase 执行完毕，之后再执行i_agt 的兄弟的 build phase。

原创 IC设计八股

1：什么是同步逻辑和异步逻辑？同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只 有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的 到来，此时无论外部输入 x 有无变化，状态表中的每个状态都是稳定的。 异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时 钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外

原创 半加器，全加器，半减器，全减器

在这个全减器中，我们使用了两个半减器。第一个半减器（hs1）用于计算a和b的差值和借位，将结果存储在临时变量temp_diff和temp_bout中。第二个半减器（hs2）使用上一个半减器的差值temp_diff作为一个输入，bin作为另一个输入，以计算最终的差值diff和借位bout。1.a,b同为正数，s为负数，溢出。2.a，b同为负数，s为正数，溢出。

原创 横向控制、纵向控制、整车控制

制动防抱死系统（Aantilock Brake System）简称 ABS，在汽车制动时，自动控制制动器制动力的大小，使车轮不被抱死，处于边滚边滑（滑移率在 20% 左右）的状态，以保证地面能够给车轮提供最大的制动作用力值。作为汽车的指挥管理中心，整车控制器主要功能包括：驱动力矩控制、制动能量的优化控制、整车的能量管理、CAN 网络的维护和管理、故障的诊断和处理、车辆状态监视等，它起着控制车辆运行的作用。目标是控制汽车自动保持期望的行车路线，并在不同的车速、载荷、风阻、路况下有很好的乘坐舒适性和稳定性。

原创 找到一个序列里面的最大值和次大值，并寄存器输出。

找到一个序列里面的最大值和次大值，并寄存器输出。假定序列是串行输入的8bit数据din，输入有数据有效信号 din_valid，序列第一个数据使能 first data valid，序列最后一个有效数据使能last data valid。补充:当序列出现多次(大于等于2次)最大值，那么次大值等于最大值。同时，如果最大值在序列中出现多次（大于等于2次），那么次大值将等于最大值。假设序列是由8-bit的数据组成，输入是串行的，并且有数据有效信号（序列的第一个数据有效信号是。，最后一个有效数据的信号是。

原创 串并转换器

首先将N位输入保存到寄存器中通过移位实现并转串。

原创 sv运算符,二进制原码反码补码，

1. 注意区别 逻辑操作、按位操作、缩减操作；逻辑操作通常使用双符号表示，如逻辑与&&，逻辑等==，逻辑左移

原创 PID，MPC，LQR优缺点

优点：使用简单，灵活，调节方便。由于不需要知道系统的模型，仅仅根据反馈量进行调节，新手能够很好地上手。根据反馈量的不同，可以设计出不同的PID控制器，控制的也是反馈量，也就是偏差，使之偏差为零，这个反馈，可以是速度，可以是位置等。调节参数也是只有三个，调节起来还算简单。缺点：调节精度不高，不够精准由于PID控制器是线性控制器，而现实中，大多是非线性的。用线性近似非线性，精度会有所下降。PID的三个参数P参数的优缺点。

原创 DW_APB_I2C项目总结

APB - I2C模块作用：接收来自APB总线的数据，通过两组FIFO和移位寄存器，将从APB到I2C的数据进行串并转换。（类似APB-UART）进行写操作时，数据会先写到DW_APB_I2C的TX FIFO中。并且通过APB写入到DW_APB_I2C的IC_TAR寄存器的地址值，先把这个发到I2C线上，寻找对应的I2C设备。有设备回应后，再把寄存在DW_APB_I2C 内部TX FIFO的数据，通过TX shift一拍一拍的打到I2C线上，这样I2C上的SLAVE就可以收到写入的数据。进行读操作时，

原创 时钟门控 clock gating

就是一种非常简单和有效的功耗控制方法，它的基本原理就是通过关闭芯片上暂时用不到的功能和它的时钟，从而实现节省电流消耗的目的。clock network消耗的功耗占总功耗的很大比例，而时钟信号的无效翻转会造成多余功耗的损失，因此可以在时钟不需要翻转时使用Clock Gating电路'关闭'时钟信号翻转，节省功耗。

原创 跨时钟域、格雷码、独热码、竞争冒险

每两个相邻编码之间只有一位是不同的，并且对于N位格雷码，当从最高位编码（对应二进制2^N -1）跳转到最低位编码（对应0）时也只会发生1bit跳转。单bit跳转意味着格雷码在通过二级同步器跨时钟时，输出不会出现不可控的中间状态，只能是正确的更新状态或者保持原来的状态。，第二级寄存器锁存住某个时钟上升沿到来时的输入电平，第一级寄存器锁存住下一个时钟沿到来时的输入电平，如果这两个寄存器锁存住的电平信号不同，就说明检测到了边沿，具体是上升沿还是下降沿可以通过组合逻辑来实现。要实现边沿检测，最直接的想法是用。

原创 异步复位、同步复位、异步复位同步释放、亚稳态

1、优点一般能保证电路是100%同步的在时钟的有效沿进行复位，时钟可以起到过滤毛刺的作用2、缺点复位信号的时长必须要大于一个时钟周期，才能被时钟采样到起到复位系统的作用。大多数寄存器都自带异步复位端口，采用同步复位的话，会消耗额外的资源。在低功耗设计中使用门控时钟时，可能会出现问题。使用同步复位的一个问题是综合工具无法分辨复位信号和其他数据信号。

原创 路径规划五种算法

路径规划部分在无人车架构体系当中分属控制或决策部分，如图1，是实现无人化驾驶的关键技术之一。路径规划模块性能的高低直接关系车辆行驶路径选择的优劣和行驶的流畅度，而路径规划算法的性能优劣很大程度上取决于规划算法的优劣，如何在各种场景下迅速、准确的规划出一条高效路径且使其具备应对场景动态变化的能力是路径规划算法应当解决的问题。根据对环境信息的把握程度可把路径规划划分为基于先验完全信息的全局路径规划和基于传感器信息的局部路径规划。

原创 MCDF总结

基于UVM的 mcdf_checker。基于sv的 mcdf_checker。4.基于sv的验证目录。

转载 mirror,set,write,update

寄存器模型有期望值和镜像值，镜像值是用于和DUT保持同步；也可以通过set()更新期望值，然后通过update()将期望值写到DUT,最后更新镜像值。在操作完成后，寄存器模型会根据操作的结果更新期望值和镜像值 (二者相等）。中读取或写入寄存器的 值，在操作完成后，寄存器模型都会根据读写的结果更新期望值和镜像值（二者相等）。update是将寄存器的期望值与镜像值作对比，不同就将期望值写进dut并更新镜像值；mirror是将dut的值读出与寄存器模型的值比较并更新寄存器模型的mirror值;