ZYNQ7000 pg021_axi_dma工作原理和编程步骤

最新推荐文章于 2024-09-14 18:23:52 发布
最新推荐文章于 2024-09-14 18:23:52 发布
阅读量3.2k 收藏 13
点赞数 2
分类专栏： ip调试 文章标签： pg021_axi_dma axi_dma 编程步骤及调试 xilinx FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Doriswang84/article/details/97375636
版权

1.ZYNQ7000 pg021_axi_dma工作原理：

DMA通过请求描述符BD进行数据传输，描述定义如下：
在这里插入图片描述
所有的描述符空间是一个循环链表，根据数据的传输方向不同，分为S2MM和MM2S两个链表，存储结构如下：
在这里插入图片描述

2.寄存器空间:

在这里插入图片描述

3.AXI_DMA的配置流程:

1.准备好描述符空间
2. 写当前描述法寄存器
3.开启DMA运行能开关
4. 开启中断使能开关
5.写尾部描述符寄存器,此步骤可触发DMA开始从内存中取描述符
6. 读或者写描述符中的buf,实现数据的传输

4.AXI_DMA调试结果：

4.1.发送调试：

  1. CPU有待发送的数据，首先请求描述符，再分配描述符中的buf，启动DMA。接收到中断，则会把数据发送出去。
  2. 关于内存分配：是有CPU分配，由于不知道发送的数据什么时候被使用完毕，在调试的过程中并没有对描述符中的buf进行释放。
  3. 发送时的内存释放有谁来管理？
    4.2.接收调试
  4. AXI_DMA申请了固定个数的描述符，根据以太网报文最大长度，对每个描述符申请了固定长度的buf。
  5. AXI_DMA设置为了循环模式，描述符可循环使用
  6. 存在的问题是，应用层何时使用完了数据，AXI_DMA并不知道，还是以接收的数据速率申请描述符。这样就有可能出现应用层数据还没使用完毕，下次来的数据将上一次的覆盖了
    4.根据调试过程中出现的问题，有没有好的解决方案

5.调试过程中的问题及解决方法:

Q1.接收数据时, axidma状态寄存器要设置为打开,而不是有数据来了再打开使能开关.
原因:再axidma接收使能没有打开时,即使有数据进来,DMAipcore也不会向axidma请求描述符进行数据接收.
Q2. S2MM尾部描述符要写两次,axidma才能启动接收.至于原因不得而知,是偶然的在串口中操作写了两次尾部描述符,发现可以进行数据传输的.文档中并没有相应的介绍
Q3. S2MM ,不管有没有需要接收的数据,DMAipcore一直循环请求描述符
此问题的解决方法是在论坛中找到的,写尾部描述的值不能是描述符空间的tail descriptor,而是要写一个比描述符空间中所有描述地址都要大的一个地址
Q4.缓存不一致性问题
这个问题在zynq7020trm中有相关的说明,存在这样一个问题,但并没有给出解决方法

vxworks下的解决方案:
方案1 :
在这里插入图片描述
方案2:
分配空间使用安全函数cacheDmaMalloc

Q5:当前描述符寄存器超前实际操作的描述2个,暂时规避

Q6:中断合并丢包,暂时没解决
待优化的部分:
中断合并
一个中断对应两个包

Doriswang84
关注
专栏目录
Xilinx pg021_axi_dma 英文文档翻译
10-22
1、Xilinx PG021_AXI_DMA英文文档翻译。 2、AXI_DMA V7.1 LogiCORE IP Product GUide 3、提供三份文档：1、PG021官方英文文档；2、PG021 AXI DMA 中文翻译WORD版本；3、PG021 AXI DMA中文翻译PDF版本
赛灵思【pg021_axi_DMA】总结归纳
qq_45355365的博客
07-09 1367
AXI直接内存访问（AXI DMA）IP核心提供了在AXI4存储器映射和AXI4-Stream IP接口之间的高带宽直接内存访问。其可选的散聚功能还能够从基于处理器的系统中的中央处理单元（CPU）卸载数据移动任务。初始化，状态和管理寄存器可以通过AXI4-Lite的从属接口进行访问。图1-1描绘了该核心的功能组成部分。在AXI4存储器映射和AXI4-Stream IP接口之间实现高带宽的数据传输。可选的散聚功能可以卸载CPU上的数据移动任务，提高系统的效率和性能。
深入分析AXI协议——AXI高阶知识一网打尽版(持续更新中)
最新发布
WillsonZ的博客
09-14 802
AXI，Advanced eXtensible Interface，高级可扩展接口，是一种被广泛使用的总线协议。该协议在ARM公司推出AMBA3.0协议中首次提出，是一种面向高性能、高带宽、低延迟的片内总线。
pg021_axi_dma.pdf
02-07
VIVADO官方IP核AXI DMA数据手册
ZYNQ AXI DMA
weilxuext的博客
02-19 1万+
此文是转载自 http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html 我在测试AXI DMA时参考了这个文章，调通了xilinx官方的axidmatest.c 环境：uboot：2015.4    kernel 2015.3   vivado 2015.4.1    修改的地方： 1、用SD
Xilinx IP AXI DMA V7.1 -PG021英文文档翻译
m0_37796894的博客
11-01 1351
Xilinx IP AXI DMA V7.1 -PG021英文文档翻译1、AXI DMA v7.1英文翻译2、英文文档翻译全文下载链接 1、AXI DMA v7.1英文翻译 2、英文文档翻译全文下载链接 链接: https://download.csdn.net/download/m0_37796894/13007843. ...
Zynq学习之使用AXI_DMA (使用Scatter_Gather Mode）.rar
03-15
Zynq中使用AXI_DMA，使用SG模式。DMA向FIFO1中写入数据，PL从FIFO1中读出数据；PL向FIFO2中写入数据，当写入完成后。开发环境：Vivado 2018.3 开发板：黑金AX7010。
ZYNQ-Linux设备树驱动下的双DMA循环切换传输数据
天使之猜的博客
06-03 3045
一．目标 在米尔科技的z-turn 开发板上实现PL数据流送往PS。 二．流程分析 由于单个DMA每次只能发送一定量的数据，但对于数据源来说数据时源源不断产生的，所以在单个DMA单次发送完成至下一次传输期间，这段时间的数据流失了，所以采用两个DMA实现循环发送数据，防止数据丢失。 自定义一个IP核用于产生源源不断的测试数据模拟数据源，再自定义一个IP用于切换DMA发送数据。 系统框图如下： 通过axi-gpio启动数据源产生数据，数据流再通过DMA切换模块分批次将数据送往DMA。每个DMA发送10万个数据
pg021_axi_dma_PG021_中文翻译.pdf
10-22
作为 Vivado Design Suite 的一部分，AXI DMA v7.1 LogiCORE IP 产品指南提供了详细的产品信息和设计指南，帮助开发人员快速了解和使用 AXI DMA。 知识产权事实 ----------------- AXI DMA v7.1 LogiCORE IP 产品...
Zynq PS_PL间通信学习（一） AXI_DMA_LOOP测试
热门推荐
weisili2000_2000的博客
12-06 1万+
参考资料： Xilinx官方参考文档：PG021_axi_dma、UG585_zynq_7000_TRM等 AXI DMA开发 http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html 黑金教程 course_s2_ALINX ZYNQ开发平台SDK应用教程V2.02.pdf 米联客教程 S03_CH01_AXI_D...
ZYNQ中的AXI DMA
Arist.
01-29 992
1.DMA简介 DMA(Direct Memory Access，直接存储器访问)是一种内存访问技术。它允许某些计算机内部的硬件子系统可以独立地直接读写系统内存，而不需中央处理器（ CPU）介入处理。 允许不同速度的硬件设备进行沟通，而不需要依于中央处理器的大量中断负载。否则，中央处理器需要从来源把每一片段的数据复制到寄存器，然后把它们再次写回到新的地方。在这个时间里，中央处理器就无法执行其它的任务。 DMA 是一种快速的数据传送方式， 通常用来传送数据量较多的数据块，很多硬件系统会使用 DMA，包括硬盘
ZedBoard的AXI DMA收发独立双线程linux应用程序
06-02
ZedBoard的AXI DMA收发独立双线程linux应用程序！有别于之前官方或者其它提供的单次发单次收。该代码包含速度测试，实测传输速率可以达到274MB/s。
Zynq学习之使用AXI_DMA (Direct Register Mode).rar
03-14
Zynq中使用AXI_DMA。DMA向FIFO1中写入数据，PL从FIFO1中读出数据；PL向FIFO2中写入数据，当写入完成后，触发GPIO中断，控制DMA开启接收，从FIFO2中读出数据。写入数据、读出数据的开启均由VIO控制。开发环境：Vivado 2018.3 开发板：黑金AX7010。
Xilinx Zynq-7000 SoC芯片资料技术手册资料设计指导合集.zip
03-21
Xilinx Zynq-7000 SoC芯片资料技术手册资料设计指导合集 ...pg021_axi_dma.pdf pg078-AXI Block RAM(BRAM) Controller.pdf pg155-axi-lite-ipif.pdf pg160-gmii-to-rgmii.pdf pg308-i2s.pdf pg330-audio-formatter.pdf
【ZYNQ-7000开发之四】在PS端使用AXI DMA传输的步骤
RZJMPB的博客
12-16 1万+
本篇文章简要总结下AXI DMA在ZYNQ PS端的初始化方法。本文摘抄自xilinx SDK的API文档，更加详细的内容请参考官方文档，这里只提取了关键部分。 AXI DMA有两种模式，非Scatter Gather和Scatter Gather Scatter Gather mode性能更好，更消耗逻辑资源，使用更复杂一些。 非Scatter Gather mode则相反。
axi dma Scatter/Gsther list 描述符
christne1225i的专栏
06-08 1032
链表中的元素 下一个 描述符指针 buffer的地址，64位的还有地址msb 高32 length  第一个 描述符标记 最后一个描述符标记 了解了 这个描述符， 就能理解 一般scatter/gather DMA编程 了。
ZYNQ小实验：1.利用AXI DMA loop 环路测试
weixin_41674487的博客
10-27 1348
前言： 一个基本的DMA 环路搭建，通过 PS 端控制 DMA 对 DDR 数据的读写和校验，完成环路测试 基本流程： PS 端 ARM 将数据发送给 DDR。 PS 控制 DMA，使 DMA 通过数据通道读取 DDR 中的数据；DMA 将读取到的数据传给 FIFO。 FIFO 将数据传输给 DMA；PS 控制 DMA，使 DMA 通过数据通道将数据写入 DDR 中。 传输校验，对比接收数据与发送数据是否一致。 原理介绍： AXI：AXI（Advanced eXtensible Interfac.
ZYNQ Linux 应用层 利用 AXI DMA 进行数据传输
jin787730090的博客
03-02 1万+
ZYNQ Linux应用层 利用 AXI DMA 进行数据传输 软件版本： VIVADO2018.2 操作系统： Debian 9 硬件平台： ZYNQ-MZ7100FA 嵌入式操作系统：Debian（4.19.0-xilinx） AXI-DMA驱动：GitHub：bperez77/xilinx_axidma 一、搭建硬件环境 参见：《ZYNQ 修炼秘籍裸机篇 2019 版》第21章：CH21 利用 AXI DMA 进行批量数据环路测试 参考文章: ZYNQ跑系统 系列（四） AXI-DMA的linux下运
ZYNQ学习之旅--PS_AXI_DMA(DMA环回)
qq_36662353的博客
07-06 3231
目录标题简介BD设计软件设计 简介 DMA 是所有现代计算机的重要特色，它允许不同速度的硬件设备进行沟通，而不需要依于中央处理器 的大量中断负载。否则，中央处理器需要从来源把每一片段的数据复制到寄存器，然后把它们再次写回到新的地方。在这个时间里，中央处理器就无法执行其它的任务。DMA 是用硬件实现存储器与存储器之间或存储器与 I/O 设备之间直接进行高速数据传输。使用 DMA时，CPU 向 DMA 控制器发出一个存储传输请求，这样当 DMA 控制器在传输的时候，CPU 执行其它操作，传输操作完成时 DMA
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值