本文分析了两种主从正沿触发器的时延特性，包括建立时间(Tsu)、保持时间(Thold)和传播时间(Tc-g)，并借助理论推导和仿真模拟进行比较。在0.25um或0.13um工艺参数下，详细探讨了各部分延迟，并在仿真中观察到时间重叠现象及其对时延的影响。在电路一中，Tsu约为0.07~0.09ns，而电路二的Tsu只考虑I1的延迟。此外，还发现了一个潜在的问题，即在D信号变化时，TG2可能会因为clkn的毛刺短暂导通，但不影响最终逻辑值。
课后作业七
分析下面两种主要主从型正沿出发寄存器，借助理论推导或仿真模拟，比较其Tc-g、Tsu、Thold。可基于课本的0.25um工艺参数或提供的0.13um工艺参数
1.1 理论分析
建立时间要保证T2输入端得到D处的值：
Tsu = Tpd-I1+Tpd-T1+Tpd-I3+Tpd-I2
保持时间由于时钟重叠不等于零。
Thold = Toverlap1-1 (=Tpd-I)
T3输入端的值在上升沿到来前已经稳定，传播时延从T3导通到Q值发生变化。
Tc-g = Tpd-T3 + Tpd-I6
1.2 仿真
Clk 与~Clk的关系，将CLK上升时长设为极短，仿真结果Clkn的低电平无法拉到底，从到达点来看，延时接近0.09ns，即overlap时间
图中红线为clk，棕黄色为D的变化ÿ
最低0.47元/天 解锁文章
2680
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
