主从D触发器的实现及建立保持时间详解

最新推荐文章于 2024-07-13 22:43:32 发布
最新推荐文章于 2024-07-13 22:43:32 发布
阅读量9.2k 收藏 33
点赞数 5
分类专栏： IC基础知识 文章标签： verilog fpga 触发器
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43781229/article/details/107784446
版权

主从D触发器的实现及建立保持时间详解

1. 双稳态电路

双稳态电路原理图如下图所示，可以用来构成存储单元(锁存器，触发器)，SRAM等。
在这里插入图片描述

2. RS锁存器

电路结构及真值表如下图所示：
在这里插入图片描述

3. 带时钟信号的D锁存器

在这里插入图片描述

4. 基于二选一电路的D锁存器

在这里插入图片描述

5. D锁存器电路(传输们实现二选一)

在这里插入图片描述

6. 主从D触发器

在这里插入图片描述
电路实现如下
在这里插入图片描述
从下面这张图便可以很容易的感知建立时间的起因
在这里插入图片描述
在clk上升沿前， D需要稳定多少时间使得QM采样到的值是正确的。
D需要通过I1、 T1、 I3、 I2，忽略时钟反相器的延时
tsetup=3tp_inv+tpd_tx
I2、 I3满足建立时间，所以I4在clk的上升沿就稳定了。
传输延时为信号通过T3、 I6的时间
tc-d=tpd_inv+tpd_tx

大收藏家
关注
专栏目录
触发器 主从触发器
04-25
基本触发器 钟控触发器 主从触发器 边沿触发器 集成触发器 普通门电路不能保持输出状态，即没有记忆功能； 触发器──能够存贮1位二值信号的基本单元电路。 FF的基本特点： ①有两个能自行保持的稳态（1、0）； ②可根据不同的输入信号进行置0或置1； ③状态的保持与输入信号无关； 基本FF──也叫基本RS—FF，是最简单的FF ，很少单独使用，它是其它复杂触发器的构成单元，或作异步置位，复位端使用。
MySQL5.7.18主从复制搭建(一主一从)教程详解
09-09
### MySQL5.7.18主从复制搭建详解 #### 一、复制原理 在MySQL中，主从复制是利用了三个关键线程来完成复制功能的。这些线程分别在主服务器和从服务器上运行： 1. **主服务器上的线程：** 主服务器上有一个线程...
数字电路-建立时间和保持时间详解
最新发布
shall we offer的博客
07-13 3238
对于数字系统而言，建立时间（setup time）和保持时间（hold time）是数字电路时序的基础。数字电路系统的稳定性，基本取决于时序是否满足建立时间和保持时间。我自己在初学时一度很难理解清楚他们的概念，在这里用笔记的方式尽量详细解释建立时间和保持时间的要点。
【数字电子技术】第五章 锁存器与触发器，D锁存器，JK锁存器，SR锁存器,T锁存器（上海理工大学）
persona5joker的博客
06-25 1074
设触发器的初始状态为0，此时主触发器的R1=0、S1=1 ，在CP=1时主触发器翻转为1状态；设触发器的初始状态为0，此时主触发器的R1=0、S1=1 ，在CP=1时主触发器翻转为1状态；当CP从1变0时，由于从触发器的R2=0、S2=1，从触发器状态也状态保持1状态不变。设触发器的初始状态为0，此时主触发器的R1=0、S1=0 ，在CP=1时主触发器保持0状态不变；设触发器的初始状态为0，此时主触发器的R1=0、S1=0 ，在CP=1时主触发器保持0状态不变；2. 典型集成电路-----74LS74。
主从D触发器的电路结构和工作原理
ShiC_980228的博客
03-23 6056
举个例子： 默认D触发器里面数据是0，假如A、B两个数据依次从D端输入，逻辑如下： 第一个时钟 上升沿之前：主锁存器输入D端数据A，从锁存器锁存前一数据0； 上升沿之后：主锁存器锁存D端数据A，从锁存器输出主锁存器中数据A。 第二个时钟 上升沿之前：主锁存器输入D端数据B，从锁存器锁存前一数据A； 上升沿之后：主锁存器锁存D端数据B，从锁存器输出主锁存器中数据B。 ...
（D)触发器的建立时间和保持时间
dxz44444的博客
02-28 1万+
1. 建立时间和保持时间 建立时间： 时钟有效沿到来之前的某段时间内，数据必须稳定，否则触发器锁存不住数据，这段时间成为建立时间，用Tsetup或者Tsu表示，也就是说要锁存的数据比上升沿早来的时间必须大于建立时间。 保持时间： 时钟有效沿到来之后的某段时间内，数据也必须稳定，否则触发器锁存不住数据，这段时间成为保持时间，用Thold或者Th表示。也就是说，要锁存的数据，在上升沿到来之后，还要停留...
educoder锁存器和触发器设计之主从D触发器设计+门控D锁存器设计
Xmumu_的博客
10-01 5118
D触发器设计(下降沿) 任务描述 本关任务：在Logisim中，用两个D锁存器级联构建主从式D触发器，要求下降沿触发。 相关知识 在电平敏感型锁存器中，在时钟信号有效（如Clk=1）期间，锁存器的状态Q跟随输入的变化而变化，这种现象称为“空翻”。为了避免出现空翻，可以把状态变化时机限定在时钟信号的上升沿或者下降沿，这种类型的器件称为触发器（Trigger/Flipflop）。 下降沿触发的主从D触发器原理图（之一）如下： 其特征方程如下： Q(t+1) = D Clk下降沿有效 实验内容 实验电路框架与第
D触发器的建立时间和保持时间原理
SLAM_masterFei的博客
05-28 3787
大家都知道D触发器需要建立时间和保持时间，它们的含义大家也清楚，但是为什么需要建立时间Tsu和保持时间Th？下图展示了一般D触发器的内部结构 具体的分析有兴趣可以慢慢分析，不是很难。主要说一下大概：默认SD,RD信号为高，cp=0时，D信号作用于G5,G6两个与非门分别输出D和！D，当cp=1时，G5,G6的输出端数据经过G3,G4到达其输出端，然后根据RS触发器得到输出Q。其中当cp=1时，无论D信号怎么变化都不会影响G3,G3输出的结果。（这里假设忽略了门延时）。 这样的话一个上升沿触发的D触发
D触发器原理
03-05
与传统的主从触发器相比，边沿D触发器展现出更佳的抗干扰能力和更快的工作速度，这是因为它允许在时钟脉冲的上升沿或下降沿前瞬间加入输入信号，从而显著减少了输入端受到干扰的时间窗口。 #### 电路结构与工作原理...
MySQL的主从复制、半同步复制、主主复制详解
12-19
要实现主从复制，需要进行一系列准备工作。首先，需要修改主服务器和从服务器的配置文件，确保server_id的唯一性，并设置log_bin参数以开启二进制日志。接下来，在主服务器上创建一个具有复制权限的用户，并将从...
数据库主从复制技术详解：实现数据高可用，保障数据安全
[数据库主从复制技术详解：实现数据高可用，保障数据安全](https://img-blog.csdnimg.cn/direct/9fd3107d35b3410e842a03e7d78a12ef.png) # 1. 数据库主从复制概述 数据库主从复制是一种数据库技术，它允许将一个...
数字电子技术基础（十一）：触发器（建立时间、保持时间）
热门推荐
qq_40483920的博客
08-17 1万+
触发器与锁存器的不同在于，触发器除了置1、置0输入端之外，还有增加了一个触发信号输入端。只有当触发信号到来时，触发器才能按照输入的置1、置0信号转变相应的状态，并保持下去。这个触发信号通常称为CLOCK（记做 CLK） 触发信号的方式分为：电平触发，边沿触发和脉冲触发。 一、电平触发的触发器 1、电平触发SR触发器 电平触发SR触发器由左边的两个与非门和右边的SR锁存器组成。 电平触发SR触发器电路结构较简单，当CLK为高1时，S和R的输入才能改变输出Q和Q’状态；否则输入S和R全为低0，输出Q和Q’保持
【D触发器】从底层重新认识 D 触发器、建立时间和保持时间
记录学习历程
05-11 1万+
从与非门的真值表中可以看出，只有输入 A 和 B 都为 1 的情况下，输出才为 0，其他情况输出均为 1，结合到 PMOS 和 NMOS 的性质来看，对于输出为 0 的情况，NMOS 输入为 1 则导通也就是接地为 0，并且需要输入同时为 1，相当于把两个 NMOS 串联，而对于输出为 1 的情况，只要两个输入其中有一个为 0 则输出为 1，因此相当于把两个 PMOS 并联，于是得到了以下的逻辑门电路。在对称结构中，Q 的输出作为 Q' 的输入，同样 Q' 的输出作为 Q 的输入。这样输出就能稳定为 1。
D触发器的建立时间和保持时间物理含义探讨
qq_33300585的博客
12-29 881
D触发器的建立时间和保持时间物理含义探讨
FPGA学习之路(一)之D类触发器(Data Flip-Flop/Delay Flip-Flop)搭建
xddcore的博客
08-04 6564
hello，大家好，这里是xddcore。最近开始折腾FPGA，然后今天早上花了一个多小时的时间，搭建了一个D类触发器。为后面要做的BCD Genertor做一些前期工作。(关于 BCD Genertor的设计思路可以看我的这篇博客:https://blog.csdn.net/qq_36229876/article/details/107728996) 前言 什么是D类触发器？ D触发器（data flip-flop或delay flip-flop）由4个与非门组成，其中G1和G2构成基本RS触发器。电平
[转]从D触发器的逻辑结构说明建立时间和保持时间
weixin_30558305的博客
10-26 328
看到一篇讲D触发器setuptime和holdtime，很透彻，原帖地址http://xilinx.eetop.cn/viewthread-308484 D触发器门级电路结构 CP从0跳变为1时: G3和G4打开,Q3=Q6=/D，Q4=Q5=D。由SR锁存器的特性,Q=Q3=D,/Q=/D；CP=1时: 不管D怎么变化，Q3和Q4的信号都不会发生变化，所以输出也不会改变，具体原因由兴趣的...
建立-保持时间
zw201581003的博客
10-24 1558
目录 前言 一、建立-保持时间 二、建立-保持时间分析 1.建立时间 2.保持时间 总结 前言 学习建立-保持时间，参考网上资料以及课件，做了简单梳理以加深理解。 一、建立-保持时间 1、建立-保持时间是FPGA里寄存器固有的一种属性，以D触发器为例，建立-保持时间主要是针对D触发器输入端来说的； 2、建立时间，在时钟上升沿到来之前，寄存器输入端数据需要保持稳定的时间，否则进入寄存器时可能会出现逻辑电平错误； 3、保持时间，在时钟上升沿到来之后，寄存器输入端数...
从D触发器说明建立时间和保持时间
ViV587的博客
03-27 7496
原文：http://www.cnblogs.com/zhtxwd/archive/2011/12/31/2309176.html D触发器： 工作原理： ~SD和~RD为触发器的异步置0、置1端。它们不受时钟信号的控制，一旦有效，触发器马上被强迫置0或置1，正常工作时，~SD和~RD均处于高电平状态。 下面分析异步置0、置1输入无效时，电路的工作情况。 1. 在CLK=0期间，触发器...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值