UART FPGA课设整理

本文是关于UART在FPGA上实现的课设整理,使用Verilog语言编写,介绍了从项目要求到硬件调试的全过程。项目中设计了UART接收发送模块、波特率设置、计时器等功能,并在实际硬件上进行了调试,解决了按键抖动、数据发送等问题。
摘要由CSDN通过智能技术生成

声明:本篇内容完全原创,包括其中的大部分代码。

前言

本篇为对曾经课设内容的整理,可能部分细节已经记不太清了,我写这篇文章的目的就是秉持着互联网分享精神,希望大家能够参考,留言讨论互相学习,得到提升并在可能的时候帮助他人来传递这种精神。

在正式开始前,我推荐大家看看《计算机组成原理与接口技术》左冬红著及实验教程。这两本本书很好的讲解了计算机处理器构成原理和接口外设的原理和使用Verilog HDL 代码经行相应模块的编写。本篇关于UART模块的代码就参考了书上的设计。

这篇文章不是一篇详细的教程,不会从头到尾教你如何操作,故读者需要有一定的FPGA使用的基础知识。
在这里插入图片描述
就是这两本,学习计算机硬件的构成和原理,以及自己实际上手练习都是很不错的选择。

项目要求

在这里插入图片描述
这个要求我只完成了前两个,因为当时这个项目算小组项目,我作为组长组内还有四个人。我最先开始进度也最快,完成前两个后我本希望其他成员能完成要求三,最后整合,但无奈无人完成,只好作罢。

本次项目使用的是平台是Altera芯片的FPGA开发板,为国内厂商设计的非公版标准的开发板。
软件上使用为Quartus和Modelsim,具体版本忘了。
当然如果使用标准的,含有UART收

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值