表1中所列的运算符在应用于实数操作数时是合法的。所有其他运算符在用于实数操作数时均被视为非法运算符。
表1:实数表达式中使用的合法运算符
下表2列出了不得用于实数操作的运算符:
表2:不允许用于实数表达式的操作符
点赞加关注博主(ID:FPGA小飞)的博文,咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧!
表1中所列的运算符在应用于实数操作数时是合法的。所有其他运算符在用于实数操作数时均被视为非法运算符。
表1:实数表达式中使用的合法运算符
下表2列出了不得用于实数操作的运算符:
表2:不允许用于实数表达式的操作符
点赞加关注博主(ID:FPGA小飞)的博文,咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧!