22，Verilog-2005标准篇：逻辑运算符

运算符 logical and ( && ) 和 logical or (||) 是逻辑连接词。逻辑比较的结果应为 1（定义为真）或0（定义为假），如果结果不明确，则为未知值 ( x )。&&的优先级高于||，但都低于关系运算符和等式运算符。

第三个逻辑运算符是一元逻辑非运算符（！）。非运算符将非零或真操作数转换为0，将零或假操作数转换为 1。模棱两可的值仍为x .

举例1：如果reg变量 alpha 的值为整数 237，而 beta 的值为零，则下面的示例将按上述标准执行。

举例2：下面的表达式执行三个子表达式的逻辑与操作，不需要任何括号。

不过，为了便于阅读，博主小飞还是建议小伙伴们使用括号来清楚地显示优先级，如下面重写的示例：

举例3：逻辑非运算符!常用于下面这样的结构中。

在某些情况下，对于阅读代码的人来说，前面的结构比这个等式结构更有意义，尽管最终含义相同：

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！