43，Verilog-2005标准篇：bufif1、bufif0、notif1 和 notif0 逻辑门

这些三态逻辑门的实例声明应以下列关键字之一开头：

bufif0  bufif1  notif1  notif0

这四个逻辑门模拟三态驱动器，即除了逻辑值 1 和 0 外，这些逻辑门还能输出高阻态z。

这些逻辑门的延迟指定应为 0、1、2 或 3 个延迟。如果延迟指定为3个延迟，则第1个延迟决定上升延迟，第2个延迟决定下降延迟，第3个延迟决定到 z 的转换延迟，3个延迟中最小的延迟决定到 x 的转换延迟。如果延迟指定为2个延迟，则第1个延迟决定输出上升延迟，第2个延迟决定输出下降延迟，两个延迟中较小的延迟适用于到 x 和 z 的输出转换。如果只指定了1个延迟，则应指定所有输出转换的延迟。如果没有指定延迟，则通过逻辑门的传播延迟为0。

数据输入值和控制输入值的某些组合可导致这些门输出两个值中的任何一个，而不偏向任何一个值。这些逻辑门的逻辑表包含两个符号，分别代表此类未知结果。符号 L 代表数值为 0 或 z 的结果。符号 H 代表值为 1 或 z 的结果。转到 H 或 L 的延迟应与转到 x 的延迟相同。

这四个逻辑门有一个输出端、一个数据输入端和一个控制输入端。端口列表中的第一个端口应连接输出端，第二个端口应连接数据输入端，第三个端口应连接控制输入端。

表1列出了这些逻辑门的逻辑表：

例如下面的示例声明了bufif1的一个实例：

bufif1 bf1 (outw, inw, controlw)；

其中输出为outw，输入为inw，控制为controlw。实例名称为 bf1。

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！