高速FPGA设计方案调试利器——EXOSTIV Probe

转载 2018年04月17日 19:16:32

更多精彩内容,请微信搜索“FPGAer俱乐部”关注我们。

相信每一个电子工程师在项目开发的过程中都不可避免的要进行方案的调试,除了模拟调试我们还必须进行真机调试才能确保功能的正常,通常我们采用的调试方法分为两种:第一种是使用硬件逻辑分析仪,第二种是采用嵌入逻辑分析IP,通过JTAG连接开发IDE进行调试,但是随着FPGA设计越来越复杂,速度越来越快,这两种方案显得越来越捉襟见肘,逻辑分析仪会占用太多的FPGA I/O接口,嵌入式逻辑分析IP又会消耗宝贵的FPGA逻辑资源,因此Exostiv Labs公司推出了新型的调试工具EXOSTIV Probe。


图1:传统FPGA调试方案:硬件逻辑分析仪和嵌入式逻辑分析IP


EXOSTIV Probe从各方面都优于传统方案,它支持Xilinx All Programmable所有系列,采用高速SerDes接口实现数据采集和通信,EXOSTIV Probe能够采集多达32768个内部信号节点,此外EXOSTIV IP提供动态多路复用控制功能,能够动态采集更多的数据集而不需要重新进行编译。


图2:EXOSTIV Probe硬件调试仪


EXOSTIV Probe提供8GB的存储空间用于存储从FPGA中采集到的数据,高速USB 3.0接口用于实现EXOSTIV应用上位机与EXOSTIV之间的通信,集成了四个SFP/SFP+收发器接口,每个接口速度可达6.6Gbps。此外上位机EXOSTIV Dashboard由Core Inserter和Analyzer两大功能组件组成,Core Inserter可以动态配置EXOSTIV IP,Analyzer则实现采集数据的管理、显示分析并且导出,MYRIAD波形显示插件支持TB级波形数据的显示。


EXOSTIV Pobe结合Xilinx Virtex UltraScale VCU108开发板卡调试操作介绍:


我们看到现在很多新兴行业,比如云计算、5G通信、人工智能(AI)、机器学习、自动驾驶等应用场景都需要强大的计算能力来支持,因此FPGA的应用越来越多,这些设计不仅复杂,占用更多的逻辑资源,同时信号速度也呈现指数级别的增加,EXOSTIV Probe的出现提供了更强大的信号可视化能力,毫无疑问的方便了电子工程师们的调试工作,更快的将FPGA设计方案交付。


本文转载自FPGA开发圈,如涉及侵权,请私信小编删除。

============华 丽 的 分 割 线============


想加入我们FPGA学习交流群吗?可以长按或扫描以下二维码,审核通过后我们邀请您加入

这些微信群旨在打造一个提供给FPGA工程开发人员及兴趣爱好者(统称“FPGAer”)进行技术交流、答疑解惑和学习的平台。而且我们也将会通过网络举办FPGA技术讲座,分享相关研究文献 



了解更多FPGA知识可以长按或扫描以下二维码关注FPGAer俱乐部




FPGA高速采集设计方案

其实基于FPGA的高速信号采集几乎都是相同的设计原理。就是先ADC采样信号,将模拟信号转换为数字信号,然后交由FPGA。而此时的FPGA需要写3个IP模块: IP核1、控制ADC自动高速转换的状态机...
  • beifx
  • beifx
  • 2016-10-06 22:25:10
  • 1345

基于FPGA和USB的高速数据采集及显示系统

为了完成自己的本科毕业设计,我设计完成了本系统:ADC采集数据源的数据,在FPGA的控制下,将数据通过USB总线技术传送给上位机,上位机将数据进行处理,以数据波形的形式显示出来。...
  • Stack_mz
  • Stack_mz
  • 2017-06-12 12:53:38
  • 1154

基于FPGA的高速AD采样设计

  • 2015年03月28日 14:22
  • 812KB
  • 下载

基于FPGA的高速串行通信之GTX收发器——差分IO信号

高速差分IO信号的基础知识: 1、初步认识GTX 当你接触到FPGA的高速串行通信时,比如GTX收发器,一条TX发送线,一条RX接收线,这时候你肯定会联想到UART串口,UART串...
  • fpga_dds_plus
  • fpga_dds_plus
  • 2017-05-14 17:16:21
  • 813

LVDS高速ADC接口, xilinx fpga实现

FPGA实现lvds高速ADC数据接口,窗口对齐算法,Verilog源码
  • u010161493
  • u010161493
  • 2017-08-05 19:40:52
  • 3646

通过SPI配置高速ADC接口

FPGA通过SPI口配置高速ADC,AD9653
  • u010161493
  • u010161493
  • 2017-11-27 20:31:36
  • 484

基于FPGA的异步FIFO设计

  • 2010年11月03日 11:43
  • 1.4MB
  • 下载

轻松实现高速串行IO--FPGA应用设计者指南

  • 2018年01月06日 19:10
  • 4.93MB
  • 下载

基于FPGA的高速实时数据采集系统

  • 2012年12月18日 15:27
  • 1.02MB
  • 下载

基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计

  • 2010年07月13日 04:42
  • 508KB
  • 下载
收藏助手
不良信息举报
您举报文章:高速FPGA设计方案调试利器——EXOSTIV Probe
举报原因:
原因补充:

(最多只允许输入30个字)