EDA技术与VHDL 入门教程（quartus、modelsim安装配置与vwf仿真）

已于 2024-04-02 20:31:59 修改
阅读量1.3k 收藏 19
点赞数 14
文章标签： 硬件工程 fpga
于 2024-03-30 15:15:46 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Gen_TiC/article/details/137172641
版权

学校机房太香了都是一键成功，课后运行发现了很多问题且网上教程都难以解决，遂写一教程。

前面安装摘抄内容较多，重点在后边两个软件的配置和时序仿真部分

一、quartus安装

13.1之后的版本随便下，这里以18.0为例。安装和破解部分基本都是公众号摘抄并简略版，实测可以。

链接：百度网盘 请输入提取码
提取码：0404

下载——解压——以管理员身份运行安装程序

next——next——next——改安装地址next——next——next

 finish——如下图勾选OK  这个时候有弹出界面别关等等用

 打开安装包解压后的【Quartus II 18.0(64bit)】文件夹中的【license】文件夹。

❶鼠标右击【license.dat】❷选择【打开方式】❸选择【记事本】❹点击【确定】。

将打开的文档中的【XXXXXXXXXXX】全部替换为【（nic）ID后的字符】（步骤11后弹出的界面所显示），替换后保存。 软件的界面还是别关后面还用。

  将保存的文档复制到软件安装位置根目录下

 

 刚刚说别关的软件❶点击【…】❷选择【license】，❸点击【打开】。

 点击【OK】

点击软件右上角【X】先退出软件

打开安装包解压后的【Quartus II 18.0(64bit)】，鼠标右击【Crack】选择【复制】

 鼠标右击桌面【Quartus (Quartus Prime 18.0) Standard Edition】选择【打开文件所在位置】。

 在空白处鼠标右击选择【粘贴】

鼠标右击粘贴后的【Crack】选择【以管理员身份运行

点击【确定】点击【确定】点击【否】

双击桌面【Quartus II 18.0(64bit) (64-Bit)】图标启动软件。

搞定

二、modelsim安装

插一句机房是al那个版的所以安这个后面仿真设置会有点不一样 能用就完事

链接：https://pan.baidu.com/s/1j7XKZHrA1GzBMnwNkqLlbQ?pwd=ooaq 
提取码：ooaq

随便搜一个教程照着安即可 这个主要是带破解的安装包不好找 但链接如上

Modelsim安装及破解教程 - 知乎 (zhihu.com)

三、配置与时序仿真

按照课堂的习惯不用打开Modelsim软件配置仿真的方法，直接用Quartus软件中打开“University Program VWF”并设置完成仿真。

1、添加路径

Tools->Options->EDA Tool Options

关联win64然后OK

2、建工程

 写VHDL代码 另存 创建新工程 一直到最后一步simulation选modelsim

 编译 十分成功

3、时序仿真

新建仿真波形文件Files->New->University Program VWF；
EDIT->set end time;
EDIT->insert       Node Finder->List，选择需要仿真的端口，添加  OK；
Run 仿真，这个时候必报错   

关掉这个报错界面，回到原来的大窗口编译器件库（必须先跑那个运行再回来，不然没有要的文件夹）

 TOOLS->LAUNCH......

tool name 选MODELSIM，地址会自动补全，就是之前设置的地址；

下面LIBRARY LANGUAGE选VHDL；

 

 最下面output文件选工程文件夹里的simulation文件夹里的qsim文件夹

 然后start compilation，等编译完成回去编辑运行vwf时序仿真

 

 完成！

GenTiCc
关注
  • 14
    点赞
  • 踩
  • 19
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
QUARTUS15.0和MODELSIM联合仿真
qq_41879767的博客
04-26 1469
建立工程项目 建立VHDL文件 在左边导航栏FILES中对应看到vhd后缀的文件H:\FPGA\EDA\eda_01\halfadder.vhd； 也可以开始在文本中进行编辑，也可以在本地创建记事本后写入保存后修改后缀为vhd格式，通过导航栏ADD/REMOVE FILES IN PROJECT加入文件 文件导入后进行编译 COMPILE，如果不出现报错信息说明不存在语法错误以及...
Quartus 13.1安装及第一个Verilog程序仿真
12-17
- 创建新的VWF文件(VHDL Waveform File)用于波形仿真。 - 添加所需的信号作为仿真输入/输出。 - 设置clk信号为时钟源，并指定其周期、相移和占空比等参数。 - 开始仿真，并保存仿真结果。 6. **分析仿真结果**...
VHDL经典教程（精简快速入门版）
03-06
VHDL经典教程（精简快速入门版） 来源于网络 侵权可删
VHDL语言入门教程
08-18
介绍了VHDL语言，适合迅速上手
基于Quartus Prime18.1的安装与FPGA的基础仿真（联合Modelsim）教程
最新发布
weixin_61800684的博客
06-17 2015
有手就行，最基础的基于Quartus的FPGA/CPLD应用开发与仿真测试，澄澈大学生PLUS版
EDA技术与VHDL.pdf
05-21
EDA技术与VHDL 潘松 黄敬业
使用Quartus13进行VHDL工程的编写与仿真
热门推荐
Alangman的博客
04-19 1万+
使用Quartus13进行VHDL工程的编写与仿真 编写代码 点击新建一个工程 选择工程保存的路径，填写工程名称，注意，三个圈起来的应该相同 与上一步的文件名也相同； 选择设备类型，一定要进行选择，否则后面编译仿真时可能会出错 我们使用的开发板芯片为EP4CE10F17C8 EDA Tools Settings中的仿真工具选择None,不需要自动进行波形仿真。 点击Finish 点击新建文件，选择 vhdl file 编写vhdl语言程序，以我们上次实验
VHDL工程，硬件仿真，基于Quartus ii15的加法器实验
06-10
VHDL工程，硬件仿真，基于Quartus ii15的加法器实验；包含一位加法器、四位加法器； 打开工程文件qdf文件； 打开仿真波形文件vwf文件，之后点击功能仿真，即可验证加法器的功能； 仿真工具使用为Modelsim
VHDL入门教程
03-13
VHDL入门教程 基础教程 学习VHDL
VHDL实用教程
11-21
本书比较系统地介绍了VHDL 的基本语言现象和实用技术全书以实用和可操作为基点简洁而又不失完整地介绍了VHDL 基于EDA 技术的理论与实践方面的知识其中包括VHDL 语句语法基础知识第1 章第7 章逻辑综合与编程技术第9 章有限状态机及其设计第10 章基于FPGA 的数字滤波器设计第11 章多种常用的支持VHDL 的EDA 软件使用介绍第12 章VHDL 数字系统设计实践介绍第13章和大学生电子设计赛题的VHDL 应用介绍第14 章全书列举了大量VHDL 设计示例其中大部分经第12 章介绍的VHDL 综合器编译通过第13 章的程序绝大部分都通过了附录介绍的EDA 实验系统上的硬件测试可直接使用书中还附有大量程序设计和实验/实践方面的习题本书可作为高等院校的电子工程通信工业自动化计算机应用技术电子对抗仪器仪表数字信号处理图像处理等学科领域和专业的高年级本科生或研究生的VHDL或EDA 技术课程的教材及实验指导也可作为相关专业技术人员的自学参考书
VHDL实用教程 （完整详细）
09-27
VHDL实用系统教程，高清PDF，是入门与提高的好教程。
VHDL实用教程[完整版]_潘松_PDF高清+word文档
06-28
EDA 技术丛书 VHDL 实用教程 潘 松 王国栋 编著 内 容 简 介 本书比较系统地介绍了 VHDL 的基本语言现象和实用技术 全书以实用和可操作为基点 简洁而又不失完整地介绍了 VHDL 基于 EDA 技术的理论与实践方面的知识其中包括 VHDL 语句语法基础知识 第 1 章 第 7 章 逻辑综合与编程技术 第 9 章有限状态机及其设计 第 10 章 基于 FPGA 的数字滤波器设计 第 11 章 多种常用的支持 VHDL 的 EDA软件使用介绍 第 12 章 VHDL 数字系统设计实践介绍 第 13章 和大学生电子设计赛题的 VHDL 应用介绍 第 14 章 全书列举了大量 VHDL 设计示例 其中大部分经第 12 章介绍的 VHDL 综合器编译通过 第 13 章的程序绝大部分都通过了附录介绍的 EDA 实验系统上的硬件测试 可直接使用 书中还附有大量程序。设计和实验/实践方面的习题。 本书可作为高等院校的电子工程 通信 工业自动化 计算机应用技术 电子对抗仪器仪表 数字信号处理 图像处理等学科领域和专业的高年级本科生或研究生的 VHDL或 EDA 技术课程的教材及实验指导 也可作为相关专业技术人员的自学参考书。 目 录 第 1 章 绪 论....................................................................................................................1 § 1.1 关于 EDA...............................................................................................................1 § 1.2 关于 VHDL............................................................................................................3 § 1.3 关于自顶向下的系统设计方法............................................................................5 § 1.4 关于应用 VHDL 的 EDA 过程.............................................................................6 § 1.5 关于在系统编程技术............................................................................................9 § 1.6 关于 FPGA/CPLD 的优势...................................................................................10 § 1.7 关于 VHDL 的学习.............................................................................................10 第 2 章 VHDL 入门..............................................................................................................12 § 2.1 用 VHDL 设计多路选择器和锁存器 .................................................................12 § 2.2 用 VHDL 设计全加器.........................................................................................15 第 3 章 VHDL 程序结构......................................................................................................19 § 3.1 实 体 ENTITY ..............................................................................................19 § 3.2 结构体 ARCHITECTURE ............................................................................26 § 3.3 块语句结构 BLOCK .....................................................................................29 § 3.4 进程 PROCESS .............................................................................................32 § 3.5 子程序(SUBPROGRAM)....................................................................................35 3.5.1 函数 FUNCTION ..................................................................................36 3.5.2 重载函数 OVERLOADED FUNCTION ..............................................39 3.5.3 过程 PROCEDURE ...............................................................................42 3.5.4 重载过程 OVERLOADED PROCEDURE ..........................................44 § 3.6 库 LIBRARY .................................................................................................45 § 3.7 程序包 PACKAGE ........................................................................................48 § 3.8 配置 CONFIGURATION ..............................................................................51 习题............................................................................................................................ 53 第 4 章 VHDL 语言要素......................................................................................................55 § 4.1 VHDL 文字规则..................................................................................................55 § 4.2 VHDL 数据对象..................................................................................................58 4.2.1 变量(VARIABLE)........................................................................................59 4.2.2 信号(SIGNAL).............................................................................................60 4.2.3 常数(CONSTANT).......................................................................................63 § 4.3 VHDL 数据类型..................................................................................................64 4.3.1 VHDL 的预定义数据类型..........................................................................65 4.3.2 IEEE 预定义标准逻辑位与矢量.................................................................68 4.3.3 其它预定义标准数据类型 ..........................................................................70 4.3.4 用户自定义数据类型方式 ..........................................................................71 4.3.5 枚举类型......................................................................................................73 4.3.6 整数类型和实数类型..................................................................................74 4.3.7 数组类型......................................................................................................74 4.3.8 记录类型......................................................................................................76 4.3.9 数据类型转换..............................................................................................78 § 4.4 VHDL 操作符......................................................................................................82 4.4.1 操作符种类..................................................................................................82 4.4.2 逻辑操作符..................................................................................................83 4.4.3 关系操作符..................................................................................................85 4.4.4 算术操作符..................................................................................................87 4.4.5 重载操作符..................................................................................................93 习题...............................................................................................................................94 第 5 章 VHDL 顺序语句......................................................................................................95 § 5.1 赋值语句..............................................................................................................95 5.1.1 信号和变量赋值..........................................................................................96 5.1.2 赋值目标......................................................................................................97 § 5.2 流程控制语句......................................................................................................99 5.2.1 IF 语句..........................................................................................................99 5.2.2 CASE 语句.................................................................................................102 5.2.3 LOOP 语句.................................................................................................106 5.2.4 NEXT 语句.................................................................................................109 5.2.5 EXIT 语句..................................................................................................110 § 5.3 WAIT 语句.........................................................................................................111 § 5.4 子程序调用语句................................................................................................115 § 5.5 返回语句(RETURN)..........................................................................................118 § 5.6 空操作语句(NULL)...........................................................................................119 § 5.7 其它语句和说明................................................................................................120 5.7.1 属性(ATTRIBUTE) 描述与定义语句......................................................120 5.7.2 文本文件操作(TEXTIO)...........................................................................125 5.7.3 ASSERT 语句.............................................................................................127 5.7.4 REPORT 语句............................................................................................128 5.7.5 决断函数....................................................................................................128 习题...............................................................................................................................129 第 6 章 VHDL 并行语句....................................................................................................131 § 6.1 进程语句............................................................................................................132 § 6.2 块 语 句............................................................................................................137 § 6.3 并行信号赋值语句............................................................................................138 6.3.1 简单信号赋值语句....................................................................................138 6.3.2 条件信号赋值语句....................................................................................138 6.3.3 选择信号赋值语句....................................................................................139 § 6.4 并行过程调用语句............................................................................................141 § 6.5 元件例化语句....................................................................................................143 § 6.6 类属映射语句....................................................................................................145 § 6.7 生成语句............................................................................................................146 习题.............................................................................................................................151 第 7 章 VHDL 的描述风格................................................................................................153 § 7.1 行为描述............................................................................................................153 § 7.2 数据流描述........................................................................................................155 § 7.3 结构描述............................................................................................................156 习题.............................................................................................................................157 第 8 章 仿 真................................................................................................................158 § 8.1 VHDL 仿真........................................................................................................158 § 8.2 延时模型............................................................................................................162 8.2.1 固有延时....................................................................................................163 8.2.2 传输延时....................................................................................................163 § 8.3 仿 真 d..............................................................................................................164 § 8.4 仿真激励信号的产生........................................................................................164 § 8.5 VHDL 测试基准................................................................................................166 § 8.6 VHDL 系统级仿真............................................................................................169 习题.............................................................................................................................170 第 9 章 综 合................................................................................................................171 § 9.1 VHDL 综合........................................................................................................171 § 9.2 有关可综合性的考虑........................................................................................174 § 9.3 寄存器引入方法................................................................................................175 9.3.1 容易发生的错误........................................................................................175 9.3.2 常规寄存器的引入....................................................................................180 9.3.3 具有时钟门控结构寄存器的引入............................................................183 9.3.4 同步置位 复位功能的引入....................................................................184 9.3.5 异步置位 复位功能的引入....................................................................184 § 9.4 引入寄存器的有关技巧....................................................................................186 § 9.5 三态门引入方法................................................................................................190 § 9.6 资源共享............................................................................................................194 习题.............................................................................................................................196 第 10 章 有限状态机 FSM.................................................................................................198 § 10.1 一般状态机设计..............................................................................................199 § 10.2 状态机的状态编码..........................................................................................210 § 10.3 状态机剩余状态处理......................................................................................212 习题.............................................................................................................................213 第 11 章 数字滤波器设计 ..................................................................................................215 § 11.1 基于 FPGA 的数字滤波器优势.....................................................................215 § 11.2 FIR 数字滤波器设计......................................................................................217 11.2.1 FIR 滤波器结构原理简要.......................................................................217 11.2.2 FIR 滤波器设计方案确定.......................................................................220 11.2.3 FIR 滤波器主系统设计...........................................................................223 11.2.4 FIR 滤波器附加功能实现.......................................................................227 § 11.3 IIR 数字滤波器设计.......................................................................................229 11.3.1 IIR 滤波器设计方案................................................................................229 11.3.2 IIR 滤波器的实现....................................................................................232 习题.............................................................................................................................234 第 12 章 VHDL 设计平台使用向导..................................................................................235 § 12.1 ispVHDL 使用向导..........................................................................................235 12.1.1 ispLSI 系列介绍.......................................................................................236 12.1.2 ispVHDL 设计套件介绍..........................................................................236 12.1.3 ispVHDL 设计向导..................................................................................237 § 12.2 Altera MAX+plus II VHDL 使用向导 ............................................................246 § 12.3 MAX+plus II 与 Synplify 接口........................................................................254 § 12.4 Xilinx Foundation VHDL 使用向导................................................................256 12.4.1 Foundation 设计流程...............................................................................256 12.4.2 VHDL 输入方式设计向导......................................................................257 习题...............................................................................................................................264 第 13 章 VHDL 设计实践与实验......................................................................................265 § 13.1 8 位预置加法计数器设计 ...............................................................................265 实验习题...................................................................................................................267 § 13.2 宽位可预置中断处理器 ...............................................................................267 实验习题...................................................................................................................268 § 13.3 静态随机存储器 SRAM ..........................................................................269 实验习题...................................................................................................................270 § 13.4 堆栈设计..........................................................................................................270 实验习题...................................................................................................................271 § 13.5 8 位硬件加法器设计.......................................................................................271 实验习题...................................................................................................................273 § 13.6 8 位硬件乘法器设计.......................................................................................273 实验习题...................................................................................................................278 § 13.7 乒乓球游戏电路设计......................................................................................278 实验习题...................................................................................................................283 § 13.8 序列检测器设计..............................................................................................283 实验习题...................................................................................................................284 § 13.9 正负脉宽数控调制信号发生器设计 ..............................................................284 实验习题...................................................................................................................286 § 13.10 “梁祝 乐曲演奏电路设计...........................................................................287 实验习题...................................................................................................................292 § 13.11 RS232 通信控制电子琴.................................................................................292 实验习题...................................................................................................................295 § 13.12 数字频率计设计............................................................................................296 实验习题...................................................................................................................299 § 13.13 PC 机 单片机 FPGA 双向通信...............................................................299 实验习题...................................................................................................................301 § 13.14 VGA 显示器彩条信号发生器设计...............................................................301 实验习题...................................................................................................................304 § 13.15 A/D 采样控制器设计 ....................................................................................304 实验习题...................................................................................................................308 § 13.16 D/A 接口电路与波形发生器设计.................................................................308 实验习题...................................................................................................................310 § 13.17 MCS-51 单片机与 CPLD 接口逻辑设计 .....................................................310 13.17.1 总线方式................................................................................................310 13.17.2 独立方式..............................................................................................312 实验习题...................................................................................................................313 § 13.18 PS/2 键盘接口逻辑设计................................................................................314 § 13.19 7 段 LED 译码显示电路设计........................................................................315 实验习题...................................................................................................................316 第 14 章 电子设计竞赛实例介绍......................................................................................317 § 14.1 多功能等精度频率计......................................................................................317 14.1.1 测频原理..................................................................................................317 14.1.2 测频专用模块工作原理和设计..............................................................318 14.1.3 频率计功能模块的 VHDL 描述.............................................................320 14.1.4 测频主系统实现......................................................................................323 14.1.5 专用模块测试控制信号说明..................................................................324 §14.2 电子设计竞赛开发板.......................................................................................325 习题.............................................................................................................................326 附录 1 GW48 型 EDA 实验开发系统使用介绍 ...............................................................327 附录 2 一些 FPGA 和 CPLD 芯片引脚图.........................................................................344 本书有PDF格式跟word文档格式，两种文件格式方便读者阅读的方便。
Modelsim 6.0 使用教程.rar
07-09
它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值，可以在Dataflow窗口查看某一单元...
Modelsim仿真教程(Altera篇).rar
08-05
Quartus的仿真器仅能处理波形文件.vwf，而Modelsim则可以处理整个Testbench文件，这大大增强了验证的全面性和深度。 在Altera FPGA设计中，Modelsim扮演着至关重要的角色。它不仅能够对逻辑门级的电路进行仿真，还...
VHDL语言简单的教程 2012_7_29
ASB->EMBEDDED->ZIGBEE->RFID->FPGA->SYSTEM
07-29 1052
VHDL——（Very high speed intergated circuit- Hardware Description Language）最初诞生于由美 国国防部所支持的研究计划，目的是为了把电子电路的设计意义以文字或文件的方式保存下来。现已成为 国际标准硬件描述语言。93年为IEEEll64标准，96年后改为IEEEl076．3标准，现为IEEE 1364-1995 标准。 ABE
quartus与modelsim仿真教程
07-28
回答: 要使用Quartus和ModelSim进行联合仿真，可以按照以下步骤进行操作。首先，编辑Verilog HDL语言代码，然后在Quartus中绘制原理图。接下来，可以使用Quartus生成激励文件，并对其进行编辑以产生激励信号。然后，选择ModelSim作为仿真软件，并设置ModelSim软件路径和vt文件路径。添加vt文件后，可以运行联合仿真，这将自动打开ModelSim并生成波形图。最后，可以查看仿真结果并进行必要的调整。\[2\] 请注意，具体的操作步骤可能会因软件版本和设置而有所不同。建议参考Quartus和ModelSim的官方文档或教程以获取更详细的指导。 #### 引用[.reference_title] - *1* *3* [quartus+modelsim仿真教程](https://blog.csdn.net/qq_43516928/article/details/123113332)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insert_down28v1,239^v3^insert_chatgpt"}} ] [.reference_item] - *2* [quartus和modelsim联合仿真详细教程](https://blog.csdn.net/waj123456WAJ/article/details/107999187)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insert_down28v1,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值