-
建立工程项目
-
建立VHDL文件 在左边导航栏FILES中对应看到vhd后缀的文件H:\FPGA\EDA\eda_01\halfadder.vhd;
-
也可以开始在文本中进行编辑,也可以在本地创建记事本后写入保存后修改后缀为vhd格式,通过导航栏ADD/REMOVE FILES IN PROJECT加入文件
-
文件导入后进行编译 COMPILE,如果不出现报错信息说明不存在语法错误以及文件目录创建等其他错误,出现连串报错信息时注意去看置顶的红色错误,往往是语法问题。
-
在上方导航栏中找到PROCESSING-START-START TEST BENCH TEMPLATTE WRITER.建立test bench文件,而后进行编译后可以在工作目录下的simultation-modelsim目录文件夹中找到对应后缀为vht,vho格式的文件
-
导航栏上TOOLS-RUN SIMULATION-RTL SIMULATIONS 启动RTL仿真,这时如果modelsim联合路径设置无误那么会启动modelsim环境;如果出现报错信息则需要去顶部导航栏ASSIGNMENTS-SETTINGS-SIMULTAION中检查是否信息初始化错误。一般情况下箭头处可能会出现错误需要选择是MODELSIM-ALTERA还是MODELSIM这两个EDA配置;也有可能是MODELSIM路径配置错误,这个主要看
QUARTUS15.0和MODELSIM联合仿真
最新推荐文章于 2024-07-23 15:08:44 发布
本文详细介绍了如何使用QUARTUS15.0与MODELSIM进行联合仿真,包括建立VHDL文件、编译、创建test bench、启动RTL仿真、在MODELSIM中配置工程及进行仿真。在遇到错误时,提供了检查和解决路径配置的建议。
摘要由CSDN通过智能技术生成