基于verilog语言的SPI协议实现

已于 2023-07-11 16:37:40 修改
阅读量4.5k 收藏 96
点赞数 9
分类专栏： FPGA、verilog、通信协议 文章标签： fpga开发 编辑器
于 2022-08-05 17:23:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/God_zlg/article/details/126180356
版权

前言

关于SPI协议的基础知识这里就不在叙述了，感兴趣的小伙伴可以自行百度。本文基于verilog语言，实现SPI的四种通信模式，封装成通用模块。
更新时间：2023年7月11日
更新原因：之前的版本存在bug，通用性不够。

模块端口如下：

spi_comm #(
   .CPOL       (0), //时钟极性
   .CPHA       (0), //时钟相位
   .SPI_4P     (0), //1：四线制 0：三线制
   .CMD_BYTE   (3), //指令长度，单位字节
   .DATA_BYTE  (1)  //数据长度，单位字节
)your_instance_name(
   .clk     (clk     ), // input  wire [0            :0] |模块时钟
   .reset   (reset   ), // input  wire [0            :0] |模块复位

   .stert   (stert   ), // input  wire [0            :0] |开始信号
   .cmd     (cmd     ), // input  wire [CMD_BYTE*8-1 :0] |发送命令
   .valid   (valid   ), // output wire [0            :0] |读回数据有效
   .data    (data    ), // output wire [DATA_BYTE*8-1:0] |读回数据
   .done    (done    ), // output wire [0            :0] |结束标志

   .scs_n   (scs_n   ), // output wire [0            :0] |SPI|片选
   .sclk    (sclk    ), // output wire [0            :0] |SPI|时钟
   .sdio    (sdio    ), // output wire [0            :0] |SPI|三线制|数据线
   .mosi    (mosi    ), // output wire [0            :0] |SPI|四线制|主机发送
   .miso    (miso    )  // input  wire [0            :0] |SPI|四线制|主机接收
);

参数说明：

CPOL：配置模块时钟极性
CPHA：配置模块时钟相位
SPI_4P：配置模块的通信接口的引脚数量
CMD_BYTE：配置通信中指令的长度
DATA_BYTE：配置通信中数据的长度
关于CPOL和CPHA的相关说明在这里不做详细的描述，本模块在设计时采用了CPHA模糊化设计，即使CPHA配置错误也能与从机正常通信，但是CPOL必须配置正确。

功能介绍

特点：本模块是一个通用型SPI主机模块，实现SPI的四种通信模式可配置，指令长度可配置，数据长度可配置。

用户端口描述如下

stert :开始通信端口      |上升沿触发
cmd   :本次通信的CMD指令 |该数据会在stert的上升沿被模块锁存直至本次通信结束
valid :返回数据有效标志  |仅在读CMD指令时有效
data  :返回的数据        |仅在读CMD指令时有效
done  :本次通信结束标志

通信端口描述如下

scs_n :片选信号     |低电平有效
sclk  :通信时钟     |和本模块时钟之间的比例为1:8
sdio  :数据线       |当SPI_4P=0时有效，当SPI_4P=1时端口为高阻态
mosi  :主机发送端口 |当SPI_4P=1时有效，当SPI_4P=0时端口为高阻态
miso  :主机接收端口 |当SPI_4P=1时有效

CMD指令构成说明

指令长度是由读写位、地址位和数据位构成的。
CMD={R/W,ADDR,DATA}
CMD命令的最高位为读写位，CMD[CMD_BYTE*8-2 :DATA_BYTE*8]为地址位，CMD[DATA_BYTE*8-1:0]为数据位。
当CMD命令的最高位，即CMD[CMD_BYTE*8-1] = 1 时该指令为读指令，
此时CMD命令的数据位，即CMD[DATA_BYTE*8-1:0]无效，并且该CMD指令会通过valid和data端口返回一个数据。

模块源码

风格1

//
// Company: 
// Engineer: Zheng LiGuo
// Create Date: 2023/6/28
// Design Name: common_module
// Module Name: spi_comm
// Project Name: 
// Target Devices: spi_slave
// Tool Versions: vivado 2018.3
// Description: 通用SPI主机模块
//                支持配置项：
//                1.时钟极性
//                2.时钟相位
//                3.几线制
//                4.指令长度 |单位:字节
//                5.数据长度 |单位:字节
// Dependencies: CMD下发模块
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
/*===============================================
//----------- Begin Cut here for spi_comm Template ---//
//===============================================
// 通用SPI主机模块 
//===============================================
spi_comm #(
   .CPOL       (0), //时钟极性
   .CPHA       (0), //时钟相位
   .SPI_4P     (0), //1：四线制 0：三线制
   .CMD_BYTE   (3), //指令长度，单位字节
   .DATA_BYTE  (1)  //数据长度，单位字节
)your_instance_name(
   .clk     (clk     ), // input  wire [0            :0] |模块时钟
   .reset   (reset   ), // input  wire [0            :0] |模块复位

   .stert   (stert   ), // input  wire [0            :0] |开始信号
   .cmd     (cmd     ), // input  wire [CMD_BYTE*8-1 :0] |发送命令
   .valid   (valid   ), // output wire [0            :0] |读回数据有效
   .data    (data    ), // output wire [DATA_BYTE*8-1:0] |读回数据
   .done    (done    ), // output wire [0            :0] |结束标志

   .scs_n   (scs_n   ), // output wire [0            :0] |SPI|片选
   .sclk    (sclk    ), // output wire [0            :0] |SPI|时钟
   .sdio    (sdio    ), // output wire [0            :0] |SPI|三线制|数据线
   .mosi    (mosi    ), // output wire [0            :0] |SPI|四线制|主机发送
   .miso    (miso    )  // input  wire [0            :0] |SPI|四线制|主机接收
);
// INST_TAG_END ------ End spi_comm Template ---------
===============================================*/
`resetall
`timescale 1ns / 1ps
module spi_comm #(
   parameter   [0:0]    CPOL      = 0, //时钟极性
   parameter   [0:0]    CPHA      = 0, //时钟相位
   parameter   [0:0]    SPI_4P    = 0, //1：四线制 0：三线制
   parameter   [3:0]    CMD_BYTE  = 3, //指令长度，单位字节
   parameter   [3:0]    DATA_BYTE = 1  //数据长度，单位字节
)(
   input  wire                      clk   ,  // input  wire [0            :0] |模块时钟
   input  wire                      reset ,  // input  wire [0            :0] |模块复位

   input  wire                      stert ,  // input  wire [0            :0] |开始信号
   input  wire [CMD_BYTE*8-1 :0]    cmd   ,  // input  wire [CMD_BYTE*8-1 :0] |发送命令
   output wire                      valid ,  // output wire [0            :0] |读回数据有效
   output wire [DATA_BYTE*8-1:0]    data  ,  // output wire [DATA_BYTE*8-1:0] |读回数据
   output wire                      done  ,  // output wire [0            :0] |结束标志

   output wire                      scs_n ,  // output wire [0            :0] |SPI|片选
   output wire                      sclk  ,  // output wire [0            :0] |SPI|时钟
   inout  wire                      sdio  ,  // inout  wire [0            :0] |SPI|三线制|数据线
   output wire                      mosi  ,  // output wire [0            :0] |SPI|四线制|主机发送
   input  wire                      miso     // input  wire [0            :0] |SPI|四线制|主机接收
);
//=================================================
// 寄存器&网线定义
//=================================================
   reg                     resv_r;                    //接收引脚缓存器
   reg                     flag_rd   = 'd0;           //读操作标志寄存器
   reg  [2           :0]   stert_r3  = 'd0;           //开始信号缓存器
   reg  [CMD_BYTE*8-1:0]   cmd_r     = 'd0;           //CMD命令缓存器
   reg  [3:0]              NOW_S     = 'd1;           //状态机当前状态
   reg  [3:0]              NEX_S     = 'd1;           //状态机下一状态
   reg  [7:0]              time_cnt  = 'd0;           //时钟计数器
   reg  [5:0]              send_cnt  = CMD_BYTE*8-1;  //bit计数器
   reg                     flag_cnt1 = 'd0;           //bit交换完成标志寄存器
   reg  [DATA_BYTE*8-1:0]  data_r    = 'd0;           //读模式下接收数据寄存器
   wire                    stert_u;                   //开始信号上升沿标志
//=================================================
// 状态机状态定义
//=================================================
   localparam  [3:0]    S0_0 = 4'b0001;   //空闲状态
   localparam  [3:0]    S0_1 = 4'b0010;   //跳转至发送
   localparam  [3:0]    S0_2 = 4'b0100;   //发送命令
   localparam  [3:0]    S0_3 = 4'b1000;   //跳转回空闲
//=================================================
// 时钟计数器标志定义
//=================================================
   localparam  [7:0]    flag_time1 = 'd2;   //跳出跳转态时刻(跳转至发送)
   localparam  [7:0]    flag_time2 = 'd8;   //交换一个bit时间宽度
   localparam  [7:0]    flag_time3 = 'd3   //CPHA=0时接收bit时刻
   localparam  [7:0]    flag_time4 = 'd6;   //CPHA=1时接收bit时刻
   localparam  [7:0]    flag_time5 = 'd5;   //SPI时钟脉宽
//===============================================
// 同步端口信号到本地时钟
//===============================================
   always @(posedge clk) begin 
      if(SPI_4P) resv_r <= miso;
      else       resv_r <= sdio;
   end 
//===============================================
// 进程状态机
//===============================================
   always @(posedge clk) begin 
      if(reset) NOW_S <= S0_0 ;
      else      NOW_S <= NEX_S;
   end 
   always @(*) begin 
      case(NOW_S)
         S0_0    : begin if(stert_r3[2:1] == 2'b01) NEX_S = S0_1; else NEX_S = S0_0; end 
         S0_1    : begin if(time_cnt == flag_time1) NEX_S = S0_2; else NEX_S = S0_1; end 
         S0_2    : begin if(flag_cnt1             ) NEX_S = S0_3; else NEX_S = S0_2; end 
         S0_3    : begin if(time_cnt == flag_time1) NEX_S = S0_0; else NEX_S = S0_3; end 
         default : begin                            NEX_S = S0_0;                    end 
      endcase 
   end 
   always @(posedge clk) begin 
      case(NOW_S)
         S0_0    : begin 
            stert_r3  <= {stert_r3[1:0],stert}; 
            time_cnt  <= 'd0;
            send_cnt  <= CMD_BYTE*8-1;
            flag_cnt1 <= 'd0;
            data_r    <= 'd0;
            if(stert_r3[1:0] == 2'b01) cmd_r   <= cmd;
            else                       cmd_r   <= cmd_r;
            if(cmd_r[CMD_BYTE*8-1])    flag_rd <= 'd1;
            else                       flag_rd <= 'd0;
         end 
         S0_1    : begin 
            if(time_cnt == flag_time1) time_cnt <= 'd0;
            else                       time_cnt <= time_cnt+1;
         end 
         S0_2    : begin 
            if(time_cnt == flag_time2)                      time_cnt  <= 'd0;
            else                                            time_cnt  <= time_cnt+1;
            if(time_cnt == flag_time2)                      send_cnt  <= send_cnt-1;
            else                                            send_cnt  <= send_cnt;
            if(send_cnt == 'd0 && time_cnt == flag_time2-1) flag_cnt1 <= 'd1;
            else                                            flag_cnt1 <= 'd0;
            if(flag_rd && send_cnt<(DATA_BYTE*8)) begin 
               if(CPHA) begin 
                  if(time_cnt==flag_time4)   data_r[send_cnt] <= resv_r;
                  else                       data_r <= data_r;
               end else begin 
                  if(time_cnt==flag_time3)   data_r[send_cnt] <= resv_r;
                  else                       data_r <= data_r;
               end 
            end else 
               data_r <= data_r;
         end 
         S0_3    : begin 
            if(time_cnt == flag_time1)                   time_cnt <= 'd0;
            else                                         time_cnt <= time_cnt+1;
            if(NOW_S == S0_3 && time_cnt == flag_time1)  flag_rd  <= 'd0;
            else                                         flag_rd  <= flag_rd;
            if(NOW_S == S0_3 && time_cnt == flag_time1)  cmd_r    <= 'd0;
            else                                         cmd_r    <= cmd_r;
         end 
         default : begin 
            flag_rd   <= 'd0;
            time_cnt  <= 'd0;
            send_cnt  <= CMD_BYTE*8-1;
            flag_cnt1 <= 'd0;
            data_r    <= 'd0;
         end 
      endcase 
   end 

//===============================================
// 输入输出端口
//===============================================
   assign   valid = flag_rd ? ((NOW_S == S0_3) ? 1'b1 : 1'b0) : 1'b0;
   assign   data  = data_r;
   assign   done  = (NOW_S == S0_3 && time_cnt==flag_time1) ? 'd1 : 'd0;
   assign   scs_n = (NOW_S != S0_0) ? 'd0 : 'd1;
   assign   sclk  = (CPOL  == 'd0 ) ? (NOW_S == S0_2 ? ((time_cnt>=flag_time3 && time_cnt<=flag_time5) ? 'd1 : 'd0) : 'd0) :
                                      (NOW_S == S0_2 ? ((time_cnt>=flag_time3 && time_cnt<=flag_time5) ? 'd0 : 'd1) : 'd1) ;
   assign   sdio  = (SPI_4P) ? 'dz : ((NOW_S == S0_2) ? (flag_rd ? (send_cnt >= (DATA_BYTE*8) ? cmd_r[send_cnt] : 'dz) : cmd_r[send_cnt] ) : 'dz);
   assign   mosi  = (SPI_4P) ? ((NOW_S == S0_2) ? (flag_rd ? (send_cnt >= (DATA_BYTE*8) ? cmd_r[send_cnt] : 'dz) : cmd_r[send_cnt] ) : 'dz) : 'dz;

endmodule

风格2

//
// Company: 
// Engineer: Zheng LiGuo
// Create Date: 2023/6/28
// Design Name: common_module
// Module Name: spi_comm
// Project Name: 
// Target Devices: spi_slave
// Tool Versions: vivado 2018.3
// Description: 通用SPI主机模块
//                支持配置项：
//                1.时钟极性
//                2.时钟相位
//                3.几线制
//                4.指令长度 |单位:字节
//                5.数据长度 |单位:字节
// Dependencies: CMD下发模块
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
/*===============================================
//----------- Begin Cut here for spi_comm Template ---//
//===============================================
// 通用SPI主机模块 
//===============================================
spi_comm #(
   .CPOL       (0), //时钟极性
   .CPHA       (0), //时钟相位
   .SPI_4P     (0), //1：四线制 0：三线制
   .CMD_BYTE   (3), //指令长度，单位字节
   .DATA_BYTE  (1)  //数据长度，单位字节
)your_instance_name(
   .clk     (clk     ), // input  wire [0            :0] |模块时钟
   .reset   (reset   ), // input  wire [0            :0] |模块复位

   .stert   (stert   ), // input  wire [0            :0] |开始信号
   .cmd     (cmd     ), // input  wire [CMD_BYTE*8-1 :0] |发送命令
   .valid   (valid   ), // output wire [0            :0] |读回数据有效
   .data    (data    ), // output wire [DATA_BYTE*8-1:0] |读回数据
   .done    (done    ), // output wire [0            :0] |结束标志

   .scs_n   (scs_n   ), // output wire [0            :0] |SPI|片选
   .sclk    (sclk    ), // output wire [0            :0] |SPI|时钟
   .sdio    (sdio    ), // output wire [0            :0] |SPI|三线制|数据线
   .mosi    (mosi    ), // output wire [0            :0] |SPI|四线制|主机发送
   .miso    (miso    )  // input  wire [0            :0] |SPI|四线制|主机接收
);
// INST_TAG_END ------ End spi_comm Template ---------
===============================================*/
`resetall
`timescale 1ns / 1ps
module spi_comm #(
   parameter   [0:0]    CPOL      = 0, //时钟极性
   parameter   [0:0]    CPHA      = 0, //时钟相位
   parameter   [0:0]    SPI_4P    = 0, //1：四线制 0：三线制
   parameter   [3:0]    CMD_BYTE  = 3, //指令长度，单位字节
   parameter   [3:0]    DATA_BYTE = 1  //数据长度，单位字节
)(
   input  wire                      clk   ,  // input  wire [0            :0] |模块时钟
   input  wire                      reset ,  // input  wire [0            :0] |模块复位

   input  wire                      stert ,  // input  wire [0            :0] |开始信号
   input  wire [CMD_BYTE*8-1 :0]    cmd   ,  // input  wire [CMD_BYTE*8-1 :0] |发送命令
   output wire                      valid ,  // output wire [0            :0] |读回数据有效
   output wire [DATA_BYTE*8-1:0]    data  ,  // output wire [DATA_BYTE*8-1:0] |读回数据
   output wire                      done  ,  // output wire [0            :0] |结束标志

   output wire                      scs_n ,  // output wire [0            :0] |SPI|片选
   output wire                      sclk  ,  // output wire [0            :0] |SPI|时钟
   inout  wire                      sdio  ,  // inout  wire [0            :0] |SPI|三线制|数据线
   output wire                      mosi  ,  // output wire [0            :0] |SPI|四线制|主机发送
   input  wire                      miso     // input  wire [0            :0] |SPI|四线制|主机接收
);
//=================================================
// 寄存器&网线定义
//=================================================
   reg                     resv_r;                    //接收引脚缓存器
   reg                     flag_rd   = 'd0;           //读操作标志寄存器
   reg  [2           :0]   stert_r3  = 'd0;           //开始信号缓存器
   reg  [CMD_BYTE*8-1:0]   cmd_r     = 'd0;           //CMD命令缓存器
   reg  [3:0]              NOW_S     = 'd1;           //状态机当前状态
   reg  [3:0]              NEX_S     = 'd1;           //状态机下一状态
   reg  [7:0]              time_cnt  = 'd0;           //时钟计数器
   reg  [5:0]              send_cnt  = CMD_BYTE*8-1;  //bit计数器
   reg                     flag_cnt1 = 'd0;           //bit交换完成标志寄存器
   reg  [DATA_BYTE*8-1:0]  data_r    = 'd0;           //读模式下接收数据寄存器
   wire                    stert_u;                   //开始信号上升沿标志
//=================================================
// 状态机状态定义
//=================================================
   localparam  [3:0]    S0_0 = 4'b0001;   //空闲状态
   localparam  [3:0]    S0_1 = 4'b0010;   //跳转至发送
   localparam  [3:0]    S0_2 = 4'b0100;   //发送命令
   localparam  [3:0]    S0_3 = 4'b1000;   //跳转回空闲
//=================================================
// 时钟计数器标志定义
//=================================================
   localparam  [7:0]    flag_time1 = 'd2;   //跳出跳转态时刻(跳转至发送)
   localparam  [7:0]    flag_time2 = 'd8;   //交换一个bit时间宽度
   localparam  [7:0]    flag_time3 = 'd5;   //跳出跳转态时刻(跳转回空闲)
   localparam  [7:0]    flag_time4 = 'd3;   //CPHA=0时接收bit时刻
   localparam  [7:0]    flag_time5 = 'd6;   //CPHA=1时接收bit时刻
//===============================================
// 同步端口信号到本地时钟
//===============================================
   always @(posedge clk) begin 
      if(SPI_4P) resv_r <= miso;
      else       resv_r <= sdio;
   end 
//===============================================
// 获取开始信号上升沿 |缓存CMD |产生本地开始信号
//===============================================
   always @(posedge clk) stert_r3 <= {stert_r3[1:0],stert}; 
   always @(posedge clk) begin 
      if(stert_r3[1:0] == 2'b01)
         cmd_r <= cmd;
      else 
         cmd_r <= cmd_r;
   end 
   assign stert_u = (stert_r3[2:1] == 2'b01) ? 1'b1 : 1'b0;
   always @(posedge clk) begin 
      if(stert_r3[1:0] == 2'b01) begin 
         if(cmd[CMD_BYTE*8-1])
            flag_rd <= 'd1;
         else 
            flag_rd <= 'd0;
      end else if(NOW_S == S0_3 && time_cnt == flag_time3)
         flag_rd <= 'd0;
      else 
         flag_rd <= flag_rd;
   end 
//===============================================
// 进程状态机
//===============================================
   always @(posedge clk) begin 
      if(reset) NOW_S <= S0_0 ;
      else      NOW_S <= NEX_S;
   end 
   always @(*) begin 
      case(NOW_S)
         S0_0    : begin if(stert_u               ) NEX_S = S0_1; else NEX_S = S0_0; end 
         S0_1    : begin if(time_cnt == flag_time1) NEX_S = S0_2; else NEX_S = S0_1; end 
         S0_2    : begin if(flag_cnt1             ) NEX_S = S0_3; else NEX_S = S0_2; end 
         S0_3    : begin if(time_cnt == flag_time3) NEX_S = S0_0; else NEX_S = S0_3; end 
         default : begin                            NEX_S = S0_0;                    end 
      endcase 
   end 
//===============================================
// 时钟计数器
//===============================================
   always @(posedge clk) begin 
      case(NOW_S)
         S0_0    : begin                            time_cnt <= 'd0;                              end 
         S0_1    : begin if(time_cnt == flag_time1) time_cnt <= 'd0; else time_cnt <= time_cnt+1; end 
         S0_2    : begin if(time_cnt == flag_time2) time_cnt <= 'd0; else time_cnt <= time_cnt+1; end  
         S0_3    : begin if(time_cnt == flag_time3) time_cnt <= 'd0; else time_cnt <= time_cnt+1; end  
         default : begin                            time_cnt <= 'd0;                              end 
      endcase 
   end 
//===============================================
// 比特计数
//===============================================
   always @(posedge clk) begin 
      if(NOW_S == S0_2) begin 
         if(time_cnt == flag_time2)
            send_cnt <= send_cnt-1;
         else 
            send_cnt <= send_cnt;
      end else 
         send_cnt <= CMD_BYTE*8-1;
   end 
   //============================================
   // bit交换完成标志
   //============================================
   always @(posedge clk) begin 
      if(NOW_S == S0_2) begin 
         if(send_cnt == 'd0 && time_cnt == flag_time2-1)
            flag_cnt1 <= 'd1;
         else 
            flag_cnt1 <= 'd0;
      end else 
         flag_cnt1 <= 'd0;
   end 
//===============================================
// 读命令下接收bit
//===============================================
   always @(posedge clk) begin 
      if(flag_rd) begin 
         if(send_cnt<(DATA_BYTE*8)) begin 
            if(CPHA) begin 
               if(time_cnt==flag_time5)
                  data_r[send_cnt] <= resv_r;
               else 
                  data_r <= data_r;
            end else begin 
               if(time_cnt==flag_time4)
                  data_r[send_cnt] <= resv_r;
               else 
                  data_r <= data_r;
            end 
         end else 
            data_r <= data_r;
      end else 
         data_r <= 'd0;
   end 
//===============================================
// 输入输出端口
//===============================================
   assign   valid = flag_rd ? ((NOW_S == S0_3) ? 1'b1 : 1'b0) : 1'b0;
   assign   data  = data_r;
   assign   done  = (NOW_S == S0_3 && time_cnt==flag_time3) ? 'd1 : 'd0;
   assign   scs_n = (NOW_S != S0_0) ? 'd0 : 'd1;
   assign   sclk  = (CPOL  == 'd0 ) ? (NOW_S == S0_2 ? ((time_cnt>=flag_time4 && time_cnt<=flag_time3) ? 'd1 : 'd0) : 'd0) :
                                      (NOW_S == S0_2 ? ((time_cnt>=flag_time4 && time_cnt<=flag_time3) ? 'd0 : 'd1) : 'd1) ;
   assign   sdio  = (SPI_4P) ? 'dz : ((NOW_S == S0_2) ? (flag_rd ? (send_cnt >= (DATA_BYTE*8) ? cmd_r[send_cnt] : 'dz) : cmd_r[send_cnt] ) : 'dz);
   assign   mosi  = (SPI_4P) ? ((NOW_S == S0_2) ? (flag_rd ? (send_cnt >= (DATA_BYTE*8) ? cmd_r[send_cnt] : 'dz) : cmd_r[send_cnt] ) : 'dz) : 'dz;

endmodule

结束语

由于模块的通用性，这次更新删除了仿真部分
很抱歉之前的版本存在bug。也是我最近的项目需要用到SPI通信时才发现的。希望读者能给我反馈使用和阅读时发现的错误。也欢迎各位读者和我交流verilog知识。

zlg_good
关注
  • 9
    点赞
  • 踩
  • 96
    收藏
    觉得还不错? 一键收藏
  • 12
    评论
专栏目录
一种基于FPGA的可配置SPI Master接口设计实现
11-04
利用Verilog语言实现SPI接口的设计原理和编程思想。 　随着现场可编程门阵列（FPGA）芯片在商业、军事、航空航天等领域的广泛应用，其可靠性和可测试性显得尤为重要。对设计人员来说，FPGA的使用相当灵活。然而，...
基于verilog的SPI接口设计，modelsim仿真测试。verilog代码，word文章。
05-03
基于verilog的SPI接口设计，modelsim仿真测试。SPI是Motorola公司提出的外围接口协议，它采用一个串行、同步、全双工的通信方式，解决了微处理器和外设之间的串行通信问题，并且可以和多个外设进行直接通信。用Verilog HDL语言来设计SPI接口，并在Modelsim对其进行功能的验证和仿真，以此来讨论可复用技术在现代集上成电路设计中的应用。完成了SPI-MASTER的设计，并且编写了测试程序testbench，检测SPI-MASTER模块的工作时序，通过软件仿真，来验证其功能的正确性，最终本设计达到预期目标和SPI通信要求。最后，本文还将从功能、速度、面积、成本等方面对本次设计进行分析，以此总结集成电路设计中获得的经验。
SPI总线传输的模式
huangbinvip的专栏
01-21 4042
SPI总线传输一共有4中模式，这4种模式分别由时钟极性(CPOL，Clock Polarity)和时钟相位(CPHA，Clock Phase)来定义，其中CPOL参数规定了SCK时钟信号空闲状态的电平，CPHA规定了数据是在SCK时钟的上升沿被采样还是下降沿被采样。这四种模式的时序图如下图所示： 模式0：CPOL= 0，CPHA=0。SCK串行时钟线空闲是为低电平，数据在SCK时钟的上升沿被采样，数据在SCK时钟的下降沿切换 模式1：CPOL= 0，CPHA=1。SCK串行时钟线空闲是为低电平，数据在SC
Verilog笔记——SPI协议
最新发布
HLA2767552140的博客
03-30 65
学习SPI的一点笔记
Verilog实现SPI通信（包括对任务和函数用法的讲解）
灰太狼的小秘密
03-05 5558
一、基本知识 1、SPI SPI是串行外设接口（Serial Peripheral Interface）的缩写。它是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线。 SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI（数据输入）...
基于verilog代码实现四线制spi接口设计及仿真工程.zip
07-22
个人开发项目中使用到的spi接口模块设计，包含源代码及仿真工程，共享出来供大家交流学习。接口相对比较简答，采用四线制，主要涉及到数据接收发送过程中状态机控制转换及数据移位操作；模块仿真工具基于modelsim，使用到的ram ip通过quartus生成，运行仿真工程前需按照tb.do设置好quartus lib的路径后，windows下直接双击 do_tb.bat即可运行模块仿真
基于FPGA的串行外围接口SPI设计与实现
01-19
摘要： SPI 总线是一个同步串行接口的数据总线，具有全双工、信号线少、协议简单、传输速度快等特点。介绍了SPI 总线的结构和工作原理，对4 种工作模式的异同进行了比较，并着重分析了SPI 总线的工作时序。利用Verilog 硬件描述语言编写出SPI 总线的主机模块，经ModelSim 仿真得出相应的仿真波形。根据仿真波形分析，所设计的SPI 主机模块的功能是正确的。在Xilinx ISE 中对该模块进行综合与实现，并在FPGA 上完成了与验证。 　　引言 　　SPI（串行外围接口）总线，是一个同步串行接口的数据总线，它具有全双工、信号线少、协议简单、传输速度快等优点。由于串行总线的信号线
FPGA作为从机与STM32进行SPI协议通信---Verilog实现 (1) fpga开发.pdf
04-22
FPGA作为从机与STM32进行SPI协议通信---Verilog实现 (1) fpga开发.pdf
Verilog实现SPI通信协议驱动设计
H19981118的博客
08-29 3855
线性序列机实现SPI协议
SPI协议_Verilog实现
Crazzy_M的博客
06-03 2万+
SPI协议_Verilog实现 概述： 通过Verilog代码+仿真的形式来理解SPI的时序，此处只写了主机发送，从机接收的代码，后待续。。。 SPI协议简介 ●SPI接口介绍 　　SCK：时钟信号，由主设备产生，所以主设备SCK信号为输出模式，从设备的SCK信号为输入模式。 　　CS：使能信号，由主设备控制从设备，，所以主设备CS信号为输出模式，从设备的CS信号为输入模式。 　　MOSI：主设备数据输出，从设备数据输入，所以主设备MOSI信号为输出模式，从设备的MOSI信号为输入模式。 　　MISO：主设
SPI详解——原理及Verilog实现
xulu1588的博客
01-11 4660
SPI原理及Verilog实现
SPI通信在Verilog中的实现（简单版）
weixin_47032674的博客
11-28 1449
大家好，最近试了很一些spi通信在verilog中的实现方案，最终写了一个比较简单的方案。分享给大家，代码需要可自取。
SPI协议数据传送（verilog）
06-26
SPI协议数据传送 verilog 语言 基于alter公司的FPGA板子
基于Verilog的ADC配置代码
10-07
用Verilog描述了SPI总线协议，然后对ADC进行配置
Verilog实现的SPI通信
sdau2005的博客
11-29 3326
利用两块开发板进行主从机的SPI通信测试，Verilog代码，分别用8个拨码开关控制对方的led
协议篇（三）SPI的verilog实现
weixin_42219690的博客
09-26 1万+
协议篇（三）SPI的verilog实现1.基本协议这是我配置ADC是用到的代码SPI 写入模块SPi 回读模块顶层调用文件因为是给ADC初始化，所以仿真就是给个时钟和复位，就不写了 1.基本协议 点击链接：SPI接口详细介绍 简单来说四根线： SCK : Serial Clock 串行时钟 MOSI : Master Output, Slave Input 主发从收信号 MISO : Master...
SPI协议的verilog实现（spi master slave联合实现）
weixin_45614076的博客
09-16 1万+
SPI协议的verilog实现（spi master slave联合实现）
04【Verilog实战】SPI协议底层硬件接口设计（附源码RTL/TB）
热门推荐
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
05-23 2万+
一、SPI协议 1.1 概念 1.2 物理层 1.3 协议层 二、Spec 2.1 Function descripton 2.2 Feature list 2.3 Block Diagram 2.4 Interface description 2.5 Timing 三、Design and Verification 3.1 RTL.........
【数字IC】从零开始的Verilog SPI设计
weixin_43698385的博客
05-27 1万+
从零开始的Verilog SPI设计
verilog spi
07-28
在Verilog中，SPI（Serial Peripheral Interface）是一种串行外设接口协议。SPI通信需要至少四根线，包括时钟线（SCK）、主设备输出线（MOSI）、主设备输入线（MISO）和片选线（NSS）。SPI通信的时钟极性（CPOL）和时钟相位（CPHA）可以根据具体的应用进行配置。SPI通信可以使用三线制或四线制，具体取决于是否使用主设备输出线（MOSI）和主设备输入线（MISO）。 在Verilog中，可以使用SPI通信模块来实现SPI协议的通信。该模块具有多个输入和输出端口，包括时钟（clk）、复位（reset）、开始信号（stert）、发送命令（cmd）、读回数据有效（valid）、读回数据（data）、结束标志（done）、SPI片选（scs_n）、SPI时钟（sclk）、SPI三线制数据线（sdio）、SPI四线制主机发送（mosi）和SPI四线制主机接收（miso）等。通过配置这些端口，可以实现SPI通信的不同模式和功能。 关于Verilog实现SPI的具体代码和仿真结果，可以参考引用\[1\]中的代码片段和引用\[2\]中的说明。同时，如果你对ESP8266（Node MCU）上的SPI有兴趣，可以参考引用\[3\]中提供的Demo代码。 希望以上信息对你有帮助！ #### 引用[.reference_title] - *1* [【数字IC】从零开始的Verilog SPI设计](https://blog.csdn.net/weixin_43698385/article/details/124992022)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^koosearch_v1,239^v3^insert_chatgpt"}} ] [.reference_item] - *2* [基于verilog语言的SPI协议实现](https://blog.csdn.net/God_zlg/article/details/126180356)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^koosearch_v1,239^v3^insert_chatgpt"}} ] [.reference_item] - *3* [Verilog实现的SPI通信](https://blog.csdn.net/weixin_41784968/article/details/128056864)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^koosearch_v1,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 12
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值