在学习串口读写EEPRAM的过程中，根据小梅哥的教程进行操作时遇到了modelsim仿真错误。问题出现在FIFOIP核中多余的eccstatus端口。注释掉该端口后，仿真恢复正常。博客提供了具体的IP核设计参考链接和解决方案。
modelsim报错
按照小梅哥教程，学习串口读写EEPRAM，在命令解析仿真时出现问题，RTL综合通过，modelsim报错。
系统框图
整个设计框图如下，第一步是I2C控制器设计，第二步是串口命令解析模块的设计
查看代码
检查了IP核的代码，FIFO IP核，出现多余的一个端口eccstatus
尝试注释掉eccstatus端口
注释掉eccstatus端口后可以正常仿真
具体ip核设计可以参考：
https://blog.csdn.net/m0_51261356/article/details/113347582
参考博客：https://blog.csdn.net/m0_51261356/article/details/113347582
扫一扫
1384
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
