基于modelsim对ddr3的波形仿真

1.写入数据：本模块的写入的数据是32位宽的0--4096，而地址是按byte进行掩码，且突发长度为64，所以每次写结束写命令地址需要增加256，根据需求不同，所有数据都可以调整。

2.写结束

   根据modelsim的仿真窗口，可以看出bank=7，col=3fe的数据为0fff即4095.所以数据可以看出数据已经成功写入。

3.写模块的波形

      这是写模块的第一个周期，之所以看到P2_DATA==128,是因为我当时的指针在128的位置，而在图中我插入了一个标识位，可以看到时序与上一篇的时序图相吻合。

     这是写的最后一个使能周期，整个模块的核心就是清零限制是否与预定的方案是否一致，这才是关键。

4.读数据

         当时的方案要求是读控制的fifo模块中的数据少于1024就发出对ddr3内部数据的读取命令。而ddr3的读fifo的full标志输入到读控制模块中，当full标志为高。且在闭环循环中的时，进行数据读取，同时对本模块的fifo写入读取的数据。而本模块的读数据的要求是读计数大于1024且显示器的驱动标志拉高且在有效区域才可以读数。

          需要特别申明的是ddr3的控制模块的读地址清零，由于突发计数记到了63所以要在对于位置，对应地址位置进行清理操作（p3_cmd_en==1&&p3_cmd_byte_addr==30'h3f00）。