1. 了解FIFO
1.1 定义
FIFO(First In First Out),即先进先出队列。FIFO存储器是一个先入先出的双口缓冲器,即第一个进入其内的数据第一个被移出,其中一个是存储器的输入口,另一个口是存储器的输出口。对于单片FIFO来说,主要有两种结构:触发导向结构和零导向传输结构。触发导向传输结构的FIFO是由寄存器阵列构成的,零导向传输结构的FIFO是由具有读和写地址指针的双口RAM构成
FPGA 使用的 FIFO 一般指的是对数据的存储具有先进先出特性的一个缓存器,常被用于数据的缓存,或者高速异步数据的交互也即所谓的跨时钟域信号传递。它与 FPGA 内部的 RAM 和 ROM 的区别是没有外部读写地址线,采取顺序写入数据,顺序读出数据的方式,使用起来简单方便,由此带来的缺点就是不能像 RAM 和 ROM 那样可以由地址线决定读取或写入某个指定的地址。
根据 FIFO 工作的时钟域,可以将 FIFO 分为同步 FIFO 和异步 FIFO。同步 FIFO 是指读时钟和写时钟为同一个时钟,在时钟沿来临时同时发生读写操作。异步 FIFO 是指读写时钟不一致,读写时钟是互相独立的。 Xilinx 的 FIFO IP 核可以被配置为同步 FIFO 或异步 FIFO,其信号框图如下图所示。从图中可以了解到,当被配置为同步 FIFO 时,只使用 wr_clk,所有的输入输出信号都同步于 wr_clk 信号。而当被配置为异步 FIFO 时,写端口和读端口分别有独立的时钟,所有与写相关的信号都是同步于写时钟 wr_clk,所有与读相关的信号都是同步于读时钟 rd_clk。
1.2 FIFO有什么用处?
1.跨时钟域
2.在将数据发送到芯片外之前将其缓冲(例如,发送到DRAM或SRAM)
3.缓冲数据以供软件在以后查看
4.存储数据以备后用
1.3 FIFO的参数有哪些?
宽度:一次读写操作的数据位
深度:可以存储的 N 位数据的数目(宽度为 N)
满标志: full。FIFO 已满时,由 FIFO 的状态电路送出的信号,阻止 FIFO 写操作
空标志: empty。FIFO 已空时,由 FIFO 的状态电路送出的信号,阻止 FIFO 读操作
读时钟:读操作所遵循的时钟
写时钟 :写操作所遵循的时钟
2. 同步FIFO
2.1 原理
典型同步FIFO由三部分组成:FIFO写控制逻辑、FIFO读控制逻辑、FIFO存储实体。
FIFO写控制逻辑主要功能:产生FIFO写地址、写有效信号,同时产生FIFO写满、写错等状态信号;
FIFO读控制逻辑主要功能:产生FIFO读地址、读有效信号,同时产生FIFO读空、读错等状态信号。
FIFO读写过程的地址控制如下图所示:
当FIFO初始化(复位)时,fifo_write_addr与fifo_read_addr同指到0x0,此时FIFO处于空状态;
当FIFO进行写操作时,fifo_write_addr递增(增加到FIFO DEPTH时回绕),与fifo_read_addr错开,此时FIFO处于非空状态;
当FIFO进行读操作时,fifo_read_addr递增。
FIFO空满状态产生:
1.为产生FIFO空满标志,引入Count 计数器,用于指示FIFO内部存储数据个数;
2.当只有写操作时,Count加1;只有读操作时,Count减1;其它情况下,保持不变;
3.Count为0时,说明FIFO为空,fifo_empty置位;
4.Count等于FIFO_DEPTH时,说明FIFO已满,fifo_full置位。
2.2 代码
`timescale 1ns/1ns
/**********************************RAM************************************/
module dual_port_RAM #(parameter DEPTH = 16,
parameter WIDTH = 8)(
input wclk
,input wenc
,input [$clog2(DEPTH)-1:0] waddr //深度对2取对数,得到地址的位宽。
,input [WIDTH-1:0] wdata //数据写入
,input rclk
,input renc
,input [$clog2(DEPTH)-1:0] raddr //深度对2取对数,得到地址的位宽。
,output reg [WIDTH-1:0] rdata //数据输出
);
reg [WIDTH-1:0] RAM_MEM [0:DEPTH-1];
always @(posedge wclk) begin
if(wenc)
RAM_MEM[waddr] <= wdata;
end
always @(posedge rclk) begin
if(renc)
rdata <= RAM_MEM[raddr];
end
endmodule
/**********************************SFIFO************************************/
module sfifo#(
parameter WIDTH = 8,
parameter DEPTH = 16
)(
input clk ,
input rst_n ,
input winc ,
input rinc ,
input [WIDTH-1:0] wdata ,
output reg wfull ,
output reg rempty ,
output wire [WIDTH-1:0] rdata
);
localparam ADDR_WIDTH = $clog2(DEPTH);
reg [ADDR_WIDTH:0] waddr;
reg [ADDR_WIDTH:0] raddr;
// 写地址 如何操作
always @ (posedge clk or negedge rst_n) begin
if(!rst_n) begin
waddr <= 1'b0;
end
else begin
if(winc && !wfull) begin
waddr <= waddr + 1'b1;
end
else begin
waddr <= waddr;
end
end
end
//读地址 如何操作
always @ (posedge clk or negedge rst_n) begin
if(!rst_n) begin
raddr <= 1'b0;
end
else begin
if(rinc && !rempty) begin
raddr <= raddr + 1'b1;
end
else begin
raddr <= raddr;
end
end
end
//空满判断
always @ (posedge clk or negedge rst_n) begin
if(!rst_n) begin
wfull <= 1'b0;
rempty <= 1'b0;
end
else begin
wfull <= (waddr == {~raddr[ADDR_WIDTH], raddr[ADDR_WIDTH-1:0]});
rempty <= (raddr == waddr);
end
end
// 实例化
dual_port_RAM #(.DEPTH(DEPTH),
.WIDTH(WIDTH)) dual_port_RAM_0 (.wclk(clk),
.wenc(winc),
.waddr(waddr[ADDR_WIDTH-1:0]),
.wdata(wdata),
.rclk(clk),
.renc(rinc),
.raddr(raddr[ADDR_WIDTH-1:0]),
.rdata(rdata));
endmodule
3. 异步FIFO
3.1 原理
异步FIFO的实现通常是利用双口RAM和读写地址产生模块来实现的。FIFO的接口包括异步的写时钟(wr_clk)和读时钟(rd_clk)、与写时钟同步的写有效(wr_en)和写数据(wr_data)、与读时钟同步的读有效(rd_en)和读数据(rd_data)。为了实现正确的读写和避免FIFO的上溢或下溢,通常还应该给出与读时钟和写时钟同步的FIFO的空标志(empty)和满标志(full)以禁止读写操作。
写地址产生模块还根据读地址和写地址关系产生FIFO的满标志。
当wren有效时,若写地址+2=读地址时,full为1;当wren无效时,若写地址+ 1=读地址时,full为1。读地址产生模块还根据读地址和写地址的差产生FIFO的空标志。
当rd_en有效时,若写地址-1=读地址时,empty为 1;当rd_en无效时,若写地址=读地址时,empty为1。按照以上方式产生标志信号是为了提前一个时钟周期产生对应的标志信号。
由于空标志和满标志控制了FIFO的操作,因此标志错误会引起操作的错误。如上所述,标志的产生是通过对读写地址的比较产生的,当读写时钟完全异步时,对读写地址进行比较时,可能得出错误的结果。
例如,在读地址变化过程中,由于读地址的各位变化并不同步,计算读写地址的差值,可能产生错误的差值,导致产生错误的满标志信号。若将未满标志置为满标志时,可能降低了应用的性能,降低写数据速率;而将满置标志置为未满时,执行一次写操作,则可能产生溢出错误,这对于实际应用来说是绝对应该避免的。空标志信号的产生也可能产生类似的错误。
3.2 最小深度计算
对于异步FIFO而言,无非就是写入频率大于或者小于读出频率呗!然而,对于写入频率 小于 读出频率,意味着写的慢,读的快,会怎样?那肯定是对你的FIFO深度没有要求了呀!你没了我就不读了呗。重要的是看另一种情况:写入大于读出,那就需要FIFO进行储存,既然储存,那肯定得有深度要求!
3.2.1 需要用到FIFO最小深度的情况
大概有以下四种情况:(以上图为例)
1.fa>fb并且没有空闲(IDLE)周期;
2.fa>fb并且有空闲(IDLE)周期;
3.fa<fb并且有空闲(IDLE)周期;
4.fa<fb并且随机读写;
3.2.2 fa>fb并且没有空闲(IDLE)周期
上边这种情况,通过一个例子可以看出来,此时需要FIFO深度。
3.2.3 fa>fb并且有空闲(IDLE)周期
3.2.4 fa<fb并且有空闲(IDLE)周期
3.2.5 fa<fb并且随机读写
通过理解这个例子,我们就可以知道为什么会有下边总结的这些公式了
写时钟频率w_clk
读时钟频率 r_clk,
写时钟周期里,每B个时钟周期会有A个数据写入FIFO
读时钟周期里,每Y个时钟周期会有X个数据读出FIFO
举例说明:
假设 FIFO 的写时钟为 100MHZ,读时钟为 80MHZ。在 FIFO 输入侧,每 100 个时钟,写入80 个数据;FIFO 读入测,每个时钟读取一个数据。设计合理的 FIFO 深度,使 FIFO 不会溢出:考虑背靠背(20个clk不发数据+80clk发数据+80clk发数据+20个clk不发数据的200个clk)代入公式可计算FIFO的深度:160-1601(80/100)=32.
`timescale 1ns/1ns
/***************************************RAM*****************************************/
module dual_port_RAM #(parameter DEPTH = 16,
parameter WIDTH = 8)(
input wclk
,input wenc
,input [$clog2(DEPTH)-1:0] waddr //深度对2取对数,得到地址的位宽。
,input [WIDTH-1:0] wdata //数据写入
,input rclk
,input renc
,input [$clog2(DEPTH)-1:0] raddr //深度对2取对数,得到地址的位宽。
,output reg [WIDTH-1:0] rdata //数据输出
);
reg [WIDTH-1:0] RAM_MEM [0:DEPTH-1];
always @(posedge wclk) begin
if(wenc)
RAM_MEM[waddr] <= wdata;
end
always @(posedge rclk) begin
if(renc)
rdata <= RAM_MEM[raddr];
end
endmodule
/***************************************AFIFO*****************************************/
module asyn_fifo#(
parameter WIDTH = 8,
parameter DEPTH = 16
)(
input wclk ,
input rclk ,
input wrstn ,
input rrstn ,
input winc ,
input rinc ,
input [WIDTH-1:0] wdata ,
output wire wfull ,
output wire rempty ,
output wire [WIDTH-1:0] rdata
);
// 本地参数
localparam ADDR_WIDTH = $clog2(DEPTH);
reg [ADDR_WIDTH:0] waddr;
reg [ADDR_WIDTH:0] raddr;
// 写地址 操作
always @ (posedge wclk or negedge wrstn) begin
if(!wrstn) begin
waddr <= 'b0;
end
else begin
if(winc && !wfull) begin
waddr <= waddr + 1'b1;
end
else begin
waddr <= waddr;
end
end
end
// 读地址 操作
always @ (posedge rclk or negedge rrstn) begin
if(!rrstn) begin
raddr <= 'b0;
end
else begin`timescale 1ns/1ns
/***************************************RAM*****************************************/
module dual_port_RAM #(parameter DEPTH = 16,
parameter WIDTH = 8)(
input wclk
,input wenc
,input [$clog2(DEPTH)-1:0] waddr //深度对2取对数,得到地址的位宽。
,input [WIDTH-1:0] wdata //数据写入
,input rclk
,input renc
,input [$clog2(DEPTH)-1:0] raddr //深度对2取对数,得到地址的位宽。
,output reg [WIDTH-1:0] rdata //数据输出
);
reg [WIDTH-1:0] RAM_MEM [0:DEPTH-1];
always @(posedge wclk) begin
if(wenc)
RAM_MEM[waddr] <= wdata;
end
always @(posedge rclk) begin
if(renc)
rdata <= RAM_MEM[raddr];
end
endmodule
/***************************************AFIFO*****************************************/
module asyn_fifo#(
parameter WIDTH = 8,
parameter DEPTH = 16
)(
input wclk ,
input rclk ,
input wrstn ,
input rrstn ,
input winc ,
input rinc ,
input [WIDTH-1:0] wdata ,
output wire wfull ,
output wire rempty ,
output wire [WIDTH-1:0] rdata
);
// 本地参数
localparam ADDR_WIDTH = $clog2(DEPTH);
reg [ADDR_WIDTH:0] waddr;
reg [ADDR_WIDTH:0] raddr;
// 写地址 操作
always @ (posedge wclk or negedge wrstn) begin
if(~wrstn) begin
waddr <= 'b0;
end
else begin
if(winc && ~wfull) begin
waddr <= waddr + 1'b1;
end
else begin
waddr <= waddr;
end
end
end
// 读地址 操作
always @ (posedge rclk or negedge rrstn) begin
if(~rrstn) begin
raddr <= 'b0;
end
else begin
if(rinc && ~rempty) begin
raddr <= raddr + 1'b1;
end
else begin
raddr <= raddr;
end
end
end
// 二进制 转 格雷码
wire [ADDR_WIDTH:0] waddr_gray;
wire [ADDR_WIDTH:0] raddr_gray;
assign waddr_gray = waddr ^ (waddr>>1);
assign raddr_gray = raddr ^ (raddr>>1);
// 因为上边转码的时候是 组合逻辑赋值,为了避免出现亚稳态,这里打一拍
reg [ADDR_WIDTH:0] waddr_gray_reg;
always @ (posedge wclk or negedge wrstn) begin
if(~wrstn) begin
waddr_gray_reg <= 'd0;
end
else begin
waddr_gray_reg <= waddr_gray;
end
end
//因为上边转码的时候是 组合逻辑赋值,为了避免出现亚稳态,这里打一拍
reg [ADDR_WIDTH:0] raddr_gray_reg;
always @ (posedge rclk or negedge rrstn) begin
if(~rrstn) begin
raddr_gray_reg <= 'd0;
end
else begin
raddr_gray_reg <= raddr_gray;
end
end
// 读时钟域 同步到 写时钟域 ===> 跨时钟域,打两拍
reg [ADDR_WIDTH:0] addr_r2w_temp;
reg [ADDR_WIDTH:0] addr_r2w;
always @ (posedge wclk or negedge wrstn) begin
if(~wrstn) begin
addr_r2w_temp <= 'd0;
addr_r2w <= 'd0;
end
else begin
addr_r2w_temp <= raddr_gray_reg;
addr_r2w <= addr_r2w_temp;
end
end
// 写时钟域 同步到 读时钟域 ===> 跨时钟域,打两拍
reg [ADDR_WIDTH:0] addr_w2r_temp;
reg [ADDR_WIDTH:0] addr_w2r;
always @ (posedge rclk or negedge rrstn) begin
if(~rrstn) begin
addr_w2r_temp <= 'd0;
addr_w2r <= 'd0;
end
else begin
addr_w2r_temp <= waddr_gray_reg;
addr_w2r <= addr_w2r_temp;
end
end
// 空满判断
assign wfull = (waddr_gray_reg == {~addr_r2w[ADDR_WIDTH:ADDR_WIDTH-1], addr_r2w[ADDR_WIDTH-2:0]});
assign rempty = (raddr_gray_reg == addr_w2r);
dual_port_RAM #(.DEPTH(DEPTH),
.WIDTH(WIDTH)) dual_port_RAM_0 (.wclk(wclk),
.wenc(winc && ~wfull),
.waddr(waddr[ADDR_WIDTH-1:0]),
.wdata(wdata),
.rclk(rclk),
.renc(rinc && ~rempty),
.raddr(raddr[ADDR_WIDTH-1:0]),
.rdata(rdata));
endmodule
PGA中的SRAM和DRAM是两种不同的存储技术,它们在存储原理、主要用途以及性能特点等方面具有显著差异。下面将详细对比这两种存储器在FPGA中的应用及特点:
声明:本文为本人学习笔记,若有侵权请告知!
- 存储原理
- SRAM (Static RAM):静态随机存取存储器(SRAM)是一种只要保持通电,里面储存的数据就可以恒常保持的存储器。它具有快速访问和数据保持特性,适用于需要频繁读写操作的场景。
- DRAM (Dynamic RAM):动态随机存取存储器(DRAM)利用电容存储电荷来表示数据,由于电容存在漏电现象,因此需要周期性刷新来维持数据。DRAM通常用于实现较大的存储空间,但访问速度较慢。
- 主要用途
- SRAM:在FPGA中,SRAM主要用于存储配置数据、实现高速缓存(如L2缓存)、构建寄存器文件以及用作FIFO缓冲区等。其快速的读写速度和数据保持特性使其适用于这些应用场景。
- DRAM:DRAM在FPGA中通常指的是分布式RAM(Distributed RAM),它使用逻辑单元中的查找表(LUT)资源组成,主要用于小容量的存储需求,例如作为FIFO缓存或存放临时变量。
- 性能特点
- SRAM:具有快速访问的特点,能够提供较高的性能,并且在数据存入后无需刷新就能保持记忆。然而,其集成度较低,成本较高,因此一般用于需要高性能的关键应用。
- DRAM:特点是密度高、成本低,适合实现大容量的存储解决方案。不过,因为需要不断刷新,其功耗相对较大,且访问速度比SRAM慢。
- FPGA应用
- SRAM:在FPGA设计中,专用的块RAM(BRAM)属于SRAM类型,被配置成RAM、ROM或FIFO等不同模式以满足设计需求。例如,在处理大量数据流时,SRAM可用于临时存储,如图像处理、视频传输等应用中。
- DRAM:分布式DRAM使用的是逻辑资源CLB中的SliceM中的LUT,它会占用一定的逻辑资源,可以随意配置位宽和深度。DRAM适用于那些需要细粒度存储管理的应用,如缓存或小型数据存储。
- 时序逻辑
- SRAM:BRAM(一种SRAM)输出需要时钟来驱动,支持不同位宽的读写操作,并且是有时钟的存储器。
- DRAM:DRAM可以是纯组合逻辑,即在给出地址后马上输出数据,也可以加上寄存器变成有时钟的RAM。