HDLbits_1 Getting strated

作为入门，第一道题目很简单，要求输出1，就像C语言的“Hello world！”

那么答案也是直接一句赋值语句就可以了

module top_module( output one );

// Insert your code here
    assign one = 1'b1;

endmodule

需要注意的是，HDL bits的语言标准是旧版本的，各公司现行的以及大部分指导书Verilog都是新版本的语言标准，当然HDLbits也支持现行的版本:

module top_module( one );
    output one;

// Insert your code here
    assign one = 1'b1;

endmodule

按照新的标准这么写也行，结果都是一样的

 下一题Zero也是一样的，只需要把赋值改称1'b0就可以了