第2周---数字电路基础与Quartus-II入门

目录

一.数字电路基础知识复习

二.安装Quartus-II 13 和Modelsim的安装

三.在 Quartus-II 中自己用门电路设计一个D触发器，并进行仿真，时序波形验证

1.新建工程

 2.创建原理图文件

 3.仿真波形图验证

 四.在 Quartus-II 中直接调用一个D触发器电路，进行仿真，时序波形验证，与2做比较

1.调用D触发器

五.Verilog语言写一个D触发器，进行仿真验证

---

一.数字电路基础知识复习

参考博客

数字电路基础知识（一）_ChuanjieZhu-CSDN博客_数字电路

数字电路基础知识（二）_ChuanjieZhu-CSDN博客_数字电路基础知识

二.安装Quartus-II 13 和Modelsim的安装

全程参考

Modelsim SE版本的安装及使用方法_Harriet的博客-CSDN博客_modelsim se

Quartus II 13.1的安装及使用_Harriet的博客-CSDN博客

三.在 Quartus-II 中自己用门电路设计一个D触发器，并进行仿真，时序波形验证

1.新建工程

点击file->New Project Wizard…

选择开发芯片

finish

 2.创建原理图文件

点击file->New->Block Diagram/Schematic File

 

 输入nand2，右边会出现对应的两输入的与非门，依次添加4个与门nand2和1个非门not

 使用组件拼出下图结构图

 保存

 编译

 综合分析

 

 3.仿真波形图验证

创建vwm格式波形文件

 

 

 选择波形

 进行仿真

 验证结果

 四.在 Quartus-II 中直接调用一个D触发器电路，进行仿真，时序波形验证，与2做比较

1.调用D触发器

新建文件如上一样

 编译结构

 

编译结果

 

五.Verilog语言写一个D触发器，进行仿真验证

1.新建

 2.

输入代码

//dwave是文件名
module bdlatch2(d,clk,q);
    input d;
    input clk;
    output q;

    reg q;

    always @ (posedge clk)//我们用正的时钟沿做它的敏感信号
    begin
        q <= d;//上升沿有效的时候，把d捕获到q
    end
endmodule

3.保存并编译

 

六.总结

照着过程做并不难，但是容易出一个小问题。不同文件文件重名会导致编译不通过！耽误了我一些时间。

参考博客

【Quartus II】D触发器_机智的橙子的博客-CSDN博客