行走的BUG永动机-CSDN博客

3.1.3 Arithmetic Circuits3.1.3.1 Haddmodule top_module( input a, b, output cout, sum ); assign {cout,sum} = a + b;endmodule3.1.3.2 Faddmodule top_module( input a, b, cin, output cout, sum ); assign {cout,sum} = a + b + ci

2021-03-15 14:59:18 257

原创 HDLbits 刷题答案 3.1.2 Multiplexers

3.1.2 Multiplexers3.1.2.1 2-to-1 multiplexermodule top_module( input a, b, sel, output out ); assign out = sel ? b : a;endmodule3.1.2.2 2-to-1 bus multiplexermodule top_module( input [99:0] a, b, input sel, output [99:0]

2021-03-10 16:12:33 269

原创 HDLbits答案刷题记录1

3.1.1 Basic gates3.1.1.8 Truth table组合逻辑电路中输出仅仅是其输入的函数（在数学意义上）module top_module( input x3, input x2, input x1, // three inputs output f // one output); assign f = (x3 & x1) | (x2 & x1) | ((~x3) & x2);endmodule3.

2021-03-09 17:06:28 443

I_learn_code的博客

原创 Verilog学习--端口

原创 Perl学习-输入与输出（01）

原创 Perl学习-undef值和defined函数

原创 Perl学习--子程序

原创 Perl学习----my和state

原创 HDLbits 刷题答案 3.2.4 More Circuit

原创 HDLbits 刷题答案 3.2.3 Shift Registers

原创 HDLbits 刷题答案 3.2.2 Counters

原创 HDLbits 刷题答案 3.2.1 Latches and Flip-Flops（下）

原创 HDLbits 刷题答案 3.2.1 Latches and Flip-Flops

原创 HDLbits 刷题答案 3.1.4 Karnaugh Map to Circuit

原创 HDLbits 刷题答案 3.1.3 Arithmetic Circuits

原创 HDLbits 刷题答案 3.1.2 Multiplexers

原创 HDLbits答案刷题记录1

空空如也

空空如也