force赋值和$deposit赋值的区别

已于 2023-05-14 23:17:57 修改
阅读量2k 收藏 20
点赞数 3
分类专栏： # SystemVerilog学习记录 文章标签： 数字IC
于 2023-01-17 21:12:31 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/I_learn_code/article/details/128720796
版权

force赋值

以如下代码为例
在这里插入图片描述
来看看运行结果
在这里插入图片描述
可以看到语句for_value = 'd2并未执行

如果在force之后执行release会怎样，就像下面这样
在这里插入图片描述
此时再看运行结果
在这里插入图片描述
可以看出，在release之后又可以对变量 for_value进行赋值

$deposit赋值

同样直接给出代码
在这里插入图片描述
来看运行结果
在这里插入图片描述
可以看到在用$deposit进行赋值时，可以在后续更改变量的值

总结

  1. 在用force赋值后，如果没有出现release，无法更改变量值
  2. 在用$deposit赋值后，可以随时更改变量的值
行走的BUG永动机
关注
专栏目录
ISE14.7逻辑综合与实现工作过程
m0_46498597的博客
01-29 1121
1.1 ISE14.7逻辑综合与实现工作过程 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）ISE14.7逻辑综合与实现工作过程； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产
IC验证中的force/release 学习整理（2）后门访问机制成与败
那么菜的博客
01-21 4065
问题：做UVM 验证，有没有遇到想force 某个RTL 信号，而又有点苦恼的时候？是不是想念SV 搭建的testbench ？ 不慌，今天学习一下 UVM 中的一项技能！！！最近，UVM如日中天，作为ASIC 验证人员，我们从SV验证转到UVM验证，在感叹UVM的强大之时，也有时候会觉得不便利的地方。比如，force,release 。在UVM test 中，我们不能像SV 平台中那样去随意的force 信号。基于此，UVM提供了一种机制：后门访问机制。后门访问机制很复杂，用途很广。今天我们学习其中一部分
DC网表仿真deposit文件
Grady
08-29 3918
一、文件作用 后端使用dc工具生成. vg格式的网表文件。 deposit文件，各个子系统使用的网表文件不一致，要include相关的deposit文件。由厂商提供，开发用脚本转为. vh文件便于仿真。主要作用是初始化phy内的寄存器，以防先读后写时为x态。 二、语法 force 将信号赋予固定值，不能为变量值 deposit 可以将信号赋予变量值 initial begin $deposit(variable,value); $deposit(Q,0) end deposit比force好用，不用rele
知识点_001_后仿真_无复位寄存器和存储需要$deposit
IC小鸽的博客
12-22 7954
1、后仿真中的无复位寄存器和存储 在IC设计中，处于减少功耗和面积的考虑会存在部分的无复位寄存器和存储单元，而在使用VCS进行后仿真时，无复位的寄存器和存储单元输出会是X态，因此会导致仿真异常，仿真结果不符合预期，因此在仿真时，需要对无复位的寄存器和存储单元进行初始化。 2、$deposit初始化无复位寄存器和存储 使用$deposit对无复位寄存器和存储进行初始化，是在0时刻，赋一个初始值...
Verilog中inout的使用
saltedfish91的博客
10-29 926
Verilog中inout的用法
SystemVerilog(六)-变量
OpenFPGA的博客
04-22 2328
System Verilog提供两组通用的数据类型：网络和变量（nets 和 variables）。网络和变量同时具有类型和数据类型特性。类型表示信号为网络或变量，数据类型表示网络或变量的值系统，即2态或4态。为简单起见，使用术语data type来表示信号的类型和数据类型。软件工具（如仿真器和综合编译器）使用数据类型来确定如何存储数据和处理数据上的更改。数据类型影响操作...
Verilog Tips and Interview Questions
weixin_30512785的博客
02-12 1311
Verilog Interiew Quetions Collection : What is the difference between $display and $monitor and $write and $strobe? What is the difference between code-compiled simulator and normal simulato...
UVM：7.3.4 UVM中后门访问操作的实现：DPI+VPI
07-02 3997
1.实际平台中，C/C++对DUT中的寄存器也要读写。verilog 提供VPI，常用的有两个： 2.这样很麻烦，systemverilog 提供了DPI，读为例，在C/C++中定义如下一个函数： 3.systemverilog 使用如下方式将C/C++定义的函数导入： 1）之后可以在systemverilog 中像普通函数一样调用uvm_hdl_read，比
后仿真中的必懂VCS仿真选项之initreg和deposit
最新发布
那么菜的博客
05-16 1401
后仿真中，我们常常对于没有复位寄存器和存储器单元，使用仿真选项之initreg和deposit，两种处理方式。今天做总结。请注意：请勿将两者进行同时使用。对于到底选取哪种方式，要结合实际的情况决断。但是，两者同时使用，会有冲突，得不到预期结果。
force语句的使用
FPGAer_QQ742875810的博客
02-24 2710
笔者在一次仿真工程中，想通过force语句强制使内部的某个信号赋值，将仿真遇到的一些问题总结如下： 不管内部信号是reg还是wire，在force赋值时都是reg。 reg reco_coor_vld ;//zuobiao reg reco_frm_vld ;//ID reg stim_conf_vld ;//moniyuan reg start_send_vld ;//send reg [31:0
Verilog篇(一)
ahr7882的博客
03-30 2905
Verilog在行为级建模时常用到的一些函数，变量等。 1：$random(seed)，每次根据seed的值产生一个32位的有符号数，seed的数据类型必须是寄存器(reg),整形(integer),时间(time)等类型。变形$dist_uniform(seed,start,end)。 integer a_time; integer AP_SEED; a_time = $dis...
【原】deposit 专题分析
Weixin20210210
08-18 632
待补充
SystemVerilog--关于force用法
xavi_siege的专栏
04-10 3万+
逻辑在具体实现上是通过2个计数器来控制100ms的计时控制，具体如下： 定义计数器A（取值范围在0~9），计数器B（取值范围0~38399），且计数器B的启动是在计数器A取值为9时才开始，而计数器A的计数条件为模块端口输入的10ms同步信号。 在Netlist仿真中验证这个100ms能量统计时，如果基于Netlist仿真真实的100ms需要很长的时间（以周为时间单位了），为了达到测试的目的，直
总结verilog产生随机数的$random和seed
热门推荐
blog
12-25 3万+
$random(seed)是verilog中最简单的产生随机数的系统函数。   在调用系统函数$random(seed)时，可以写成三种样式：1）$random，2）$random()，3）$random(seed)。下面分别说明： 1）$random 这是最简单的一种写法，略去了seed这个传入参数，$random会使用一个默认的seed（这个默认值为0？）。也正因此，每
VCS
ahr7882的博客
02-26 4418
timing check相关的， 　　　　+notimingcheck命令，可以用在compile时，也可以用在run time的时候， 　　　　　　都是将检查timing的系统函数，都disable掉了， 　　　　　　加在compile的时候，不会编译到worklib中，速度可快，可以测试gate env； 　　　　　　setuphold，recrem指定的delay sign...
VLSI interview questions (1)
feiyang756的专栏
04-30 1万+
1/ What is latch up? Latch-up pertains to a failure mechanism wherein a parasitic thyristor (such as a parasitic silicon controlled rectifier, or SCR) is inadvertently created within a circuit, ca
Synopsys system veriolog Lab学习(5)
weixin_45704530的博客
01-23 603
Lab5 前面四个实验理解起来相对容易一些，Lab5相对难一些。该实验把测试平台的每个组件都封装为一个类，要考虑每个组件之间的通信，还要控制互斥资源的访问（本实验中为不同驱动器驱动数据通过router时，多个数据包对同一输出端口的竞争）。 本实验需要封装的类如下图所示，类之间的通信通过信箱实现。 测试平台框架如下图所示，在测试平台中，各个组件是同时开始工作的。 该框架和Lab4的区别之一是具有多个驱动器和接收器，同时驱动数据和接收数据。 Generator 在该类中，通过start()任务产生数据包。
IC验证——SystemVerilog基本语法
知识，既贵，又便宜。
06-04 1万+
SV和Verilog的语法类似，和C/C++也有些共性，基本SV可包含Verilog的所有规则，本文会在以下博文内容外做补充，若有相异处下文会特意指出。
system verilog的学习(一）
buzhiquxiang的博客
01-14 1万+
system verilog 硬件验证语言（Hardware Verification Language，HVL) 受约束的随机激励生成 功能覆盖率 更高层次的结构（面向对象） 多线程及线程间的通信 支持HDL数据类型，例如verilog的四状态数值 集成事件仿真器 （硬件设计的目的在于创建一个基于设计规范并能完成特定任务的设备） 不同层次上的测试： 代码块 代码块的边界 ...
uvm_hdl_deposit 与uvm_hdl_relese 用法
02-05
uvm_hdl_deposit和uvm_hdl_release是UVM中用于操作信号值的函数。 uvm_hdl_deposit函数用于将一个值写入到信号中。它的用法如下： uvm_hdl_deposit(path, value); 其中，path是信号的路径，value是要写入的值。这个函数可以用于模拟器中对信号进行赋值操作。 uvm_hdl_release函数用于释放之前使用uvm_hdl_deposit函数写入的信号值。它的用法如下： uvm_hdl_release(path); 其中，path是之前写入信号的路径。这个函数可以用于模拟器中释放之前写入的信号值，恢复到默认值或者其他状态。 需要注意的是，uvm_hdl_deposit和uvm_hdl_release函数在UVM中是对模拟器提供的接口进行操作，具体的实现会依赖于使用的模拟器和工具链。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值