静态随机存储器
cache就是用静态随机存储器制成的
基本单元电路
两个MOS管串联形成NMOS反相器:输入输出相反
T1,T3互相锁定
T2,T4互相锁定
A与A‘总是电位相反,若A高电平则保存逻辑1,若A低电平则保存逻辑0;实质上就是一个D触发器;
T5,T6相当于一把锁:
当二者导通时,可通过二进制位线改变触发器的存储值;
当二者截止时,只要不掉电(VCC始终高电平),T1-T4的状态就会一直保持(保持器)
拓展:
在T5旁边串联T7,T6旁边串联T8;相当于又加了一把锁,有任何一把锁关闭,触发器都不能与外界交换信息,处于保持状态。
工作原理
特点:
依靠触发器来保存信息,所以不需要刷新。
六管静态随机存储器读写方法:
- T5,T6栅极相连:作为行地址选择;
- T7,T8栅极相连:作为列地址选择;
读:
需要行选导通后,列选导通;将读取的信息加载到读出放大器上,最终通过读出放大器读取到数据总线上。
写:
从数据总线将写的二进制位通过一对写入放大器(一个有非,一个无非,以保证A与A’时刻保持电位相反的状态);左边写入A‘,右边写入A。
读写实例:Intel 2114
芯片构成:
WE非:写允许
CS非(chip select):片选
电源,地线
九输入以及四个I/O线
存储矩阵:
64X64的方框矩阵;
存储容量:4K;
分为四组,每组64行,四列,并联在一起;
行地址译码:连接到T5,T6的栅极
列地址译码:连接到T7,T8的栅极
存储过程:
- 行地址选择——一个存储周期;
- 列地址选择——一个存储周期;
- WE,CS指令使选中的四位进入读写电路,写入读出;