SRAM六管静态mos电路特点及运行过程解析

SRAM芯片中的六管静态mos电路较DRAM芯片中的单管mos静态电路复杂且昂贵，但具有速度快，持续通电期间读出无破坏的优点。如图所示，该电路主要由六个mos管构成：

一、当信息保持时

字选择线WL加低电平，此时M5、M6断开，触发器与外界隔离，保持原有信息不变。

二、读出

读出时，字选择线WL加高电平，接通M5、M6，设此时A中为高电平代表存1，则使得M2导通，B接地，BL线检测到低电位，M4由于取反，故未导通。而M3导通，继续为A加高电位，BL（取反）监测到高电位，故读出1.

读零时同理，B存高电位，A存低电位，导通M1、M4，使得BL读高电位，BL（取反）读低电位，故读出0。

个人猜测，这里在M3、M4前取反接通，目的是维持A或B处的高电位，从而不需要反复刷新，读出后不破坏原有数据。

三、写入

写入时（假设写入1），WL加高电平，接通M5、M6，此时BL（取反）加高电平，A点电位升高，M2道通，B点接地，电位降低。此时M3进入接通状态，M4处于断开状态，完成写1。

写0时与此相反。

ps：M3、M4一方面作为为A、B充电的开关，另一方面也是作为自身接通时的负载。接通时可以为A、B供电以保证读出时不破坏原有数据。

（因为未曾学过电路相关课程，以上是建立在机组部分学习以及在事实基础上的推断，帮助像我一样的无基础初学者进行理解，如有谬误，欢迎批评指正！）