EDA高速回路设计作业1

实验1：拼接4-16译码器
要求：
1、 用2片3-8译码器拼接成4-16译码器
2、仿真验证电路的正确性
3、注意观察输出信号的毛刺（竞争冒险）
实验步骤：
1、创建一个名称为4-16的工程文件；
2、在工程文件下，新建一个“Block Diagram/Schematic”文件，并画出4-16译码器的原理图，如下图所示：

3、对该原理图进行仿真验证；
4、仿真成功后，新建一个“Vector Waveform File”文件，并添加所需要观察的管脚，如下图所示：

5、对其进行仿真，如图所示：

实验2A：设计一个M=12的计数器
要求：
1、用161计数器芯片，设计一个M=12的计数器
2、上电后，对CLK信号，从0顺序计数到11，然后回绕到0
3、当计数值为11的CLK周期，溢出信号OV输出一个高电平，其他周期OV信号输出0
4、用波形仿真观察电路结果
实验步骤与实验1基本类似，这里直接给出实验原理图和波形仿真图：
实验原理图：

仿真波形图：

实验2B：设计一个M=20的计数器
要求：
1、用161计数器芯片，设计一个M=20的计数器， 可以用多片
2、上电后，对CLK信号，从0顺序计数到19，然后回绕到0
3、当计数值为19的CLK周期，溢出信号OV输出一个高电平，其他周期OV信号输出0
4、用波形仿真观察电路结果
实验步骤与实验1基本类似，这里直接给出实验原理图和波形仿真图：
实验原理图：

仿真波形图：