概述
本文通过剖析NXP S32K1 时钟分布、SCG、PCC等,加深对MCU时钟系统的了解,避免今后开发在小细节上踩坑。
SCG (System Clock Generator) 模块用以产生设备的大多数时钟,SCG控制系统时钟源(system clocks)、分频(divides)所选时钟到各个时钟域。时钟产生电路(clock generation circuitr)提供几种始终分割和选择,以允许不同模块使用指定的不同频率的市长,也实现了指定时钟门控以允许模块单独失能。
各模块的时钟能够产生自FIRC_CLK,SIRC_CLK, SOSC_CLK, SPLL_CLK或者LPO128K_CLK。此外,模块还可以配置特定的时钟来自其他来源。大多数模块的时钟选择由PCC模块控制。
时钟树
S32K14xW才有黄色线条;
S32K11x才有蓝色线条;
S32K11x红色线条。
Clock name | Description |
---|---|
PREDIV_SYS_CLK | Clocks the QSPI memory in HSRUN80 mode. |
CORE_CLK | Clocks the Arm core, <=80MHz @RUN, <=112MHz@HSRUN |
SYS_CLK | Clocks the Crossbar, NVI |