System Verilog平台的建立
经过面向对象class,IF加入,使得验证平台连接更加灵活,修改驱动信号时在顶层去修改,不用底层一个个修改
monitor为何不直接从stimulus获取数据?
刚开始送到Driver的激励不一定是合法激励,一方面dut需要接受的合规格激励经过driver过滤,driver根据某一协议发送数据,采样monitor根据这种协议收集数据采给RM,另一方面,保证dut的输入激励和输出口,并实现代码重用。
UVM平台的建立
组件作用及介绍
UVM树形组织结构