DDR Training

最新推荐文章于 2024-05-27 21:47:00 发布
最新推荐文章于 2024-05-27 21:47:00 发布
阅读量5k 收藏 9
点赞数
分类专栏： 原创 文章标签： DDR DDR走线 DDR Training
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/LUOHUATINGYUSHENG/article/details/102616683
版权

DDR Training Motivation:As the clock frequency runs higher, the width of the data eye becomes narrower to sample data (channel signal integrity and jitter contribute to data eyereduction).

DDR training is introduced to remove static skew/noise so that the data eye is kept wider for better data sampling.

DDR Training动机：
随着时钟频率升高，数据眼的宽度变得更窄以采样数据（通道信号完整性和抖动有助于减少数据眼）。

引入了DDR Training以消除静态偏斜/噪声，从而使数据眼保持更大的范围，以进行更好的数据采样。

VirtuousLiu
关注
  • 0
    点赞
  • 踩
  • 9
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
write leveling training
05-10
write leveling是DDR controller采用的一种补偿fly-by PCB layout topology引入的DQS与CLK之间存在的flight time skew的机制.
ddr training什么意思
hbcbgcx的博客
12-18 1万+
DDR布线，完全按等长约束就没有ddr training的说法。 当布线去掉等长约束或放宽约束条件，就要做ddr training，以保证时序的完整性，使信号的建立&保持时间窗口一致。 ddr training是调整Addr/Cmd信号对CLK，DQ信号对DQS的延时。 由于没做等长约束，信号有长，有短，就会导致信号有快，慢之差（信号在1000mil走线耗时约160~180ps，相对FR-...
DDR基本原理
最新发布
weixin_50518899的博客
05-27 1397
DDR SDRAM（Double Data Rate Synchronous Dynamic Random Access Memory，双数据率同步动态随机存储器）通常被我们称为DDR，其中的。DDR是一种掉电就丢失数据的存储器件，并且需要定时的刷新来保持数据的完整性。现在嵌入式系统设计或者计算机设计，考虑到存储性能、存储容量、成本等因素，通常采用存储金字塔式的设计，比如CPU后面紧接着寄存器，寄存器后面跟着cache，cache后面紧接着DDR，然后DDR后面跟着SSD、EMMC等非易失。
ddr原理及初始化
12-12
ddr初始化 原理 sdram bootloader中的初始化
DDR中的Training？
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
05-07 4132
最近不是在看启动吗？里面总是有个DDR Training，就很纳闷这是个啥。但是一百度实在是没找到。不小心今天找到了一篇前辈的文章，这我不得马上去整来学习一下。有人说BIOS程序就是按照硬件手册和根据用户选择填寄存器，几张表就能解决的事为什么要这许多程序呢？虽然数千个选择形成的组合爆炸让穷举表成为不可能，但它也道出了BIOS大部分程序的实质：填写寄存器。有一个声音发出了不同意见，在BIOS程序里面，长期居住了一个另类，他的名字叫做MRC：内存参考代码。他的任务就是初始化内存。
DDR-SDRAM技术原理总结
ctbinzi的专栏
06-14 2963
DDR SDRAM 全称： Double Date Rate Synchronous Dynamic Random Access Memory先说RAM（Random Access Memory），字面意思：随机访问存储器，其特点是可任意访问一个内存地址，其访问时间是一样的（相对于RAM出现之前的卡带和硬盘）。进一步DRAM（Dynamic Random Access Memory），与其相对应的是SRAM（Staic Random Access Memory），两者区别在于物理结构不一样，SRAM使用4-
LPDDR4的训练(training)和校准(calibration)--Write Leveling(写入均衡)
热门推荐
wonder_coole的博客
10-28 2万+
  Write Leveling是从DDR3开始引入的概念，为了解决DQS和CLK的edge alignment的问题。   因为从DDR3开始采用了新的拓扑结构：fly-by。即多个DRAM放置在PCB上时(或多个die)，地址线，控制线，时钟线采用fly-by方式进行布线，DQ,DQS和DMI还是采用点对点的布线方式，这造成到达DRAM端的DQS对和CLK对的信号延时不同。   采用了fly-...
dwc_ddr3phy_publ_db.pdf
10-15
DWC_DDR_PUBL Databook DDR SDRAM PHY Utility Block "Lite" (PUBL) DDR SDRAM PHY Utility Block "Lite" (PUBL).databook提供了DesignWare Cores DDR SDRAM PHY Utility Block "Lite" (PUBL)的详细信息，包括其...
hp.superdome.training.rar_superdome training
09-22
- **内存**：使用高速 DDR 内存，通过高级内存保护（Advanced Memory Protection, AMP）技术确保数据安全。 - **I/O 子系统**：提供灵活的 I/O 扩展，包括 PCIe、InfiniBand 和光纤通道，支持高速网络和存储连接。...
JESD79-5 DDR5 Spec Early Draft.rar
10-28
8. **增强的训练和调试功能**：DDR5规范包括了更复杂的训练算法和调试工具，如Data Integrity Check (DIC) 和 On-Die Training (ODT)，使得系统能够更好地适应各种环境条件和硬件配置。 9. **内存时序和定时**：DDR...
（八）DDR_PHY架构及功能——（PUB组成、初始化及Training流程、Clock关系）
Mr.翟的博客
08-06 1万+
文章目录一、DDR_PHY结构组成1.1、DDR Memory子系统1.2、DDR_PHY架构组成1.3、PUB模块功能实现流程1.3.1、DDR系统初始化流程1.3.2、PLL初始化流程 一、DDR_PHY结构组成 1.1、DDR Memory子系统   Memory子系统主要由DDR Controller和DDR_PHY(含DDR_IO)两个部分组成。DDR Controller主要承担其它子系统（如CPU）与Memory子系统进行数据交互时的传输效率及调度，DDR_PHY主要负责数据交互过程中的传输速
[DDR]2 - Initialization, Training and Calibration
wangyijieonline的博客
10-14 1760
最近看到一篇比较好的ddr的文章，转在这里。 DDR4 SDRAM - Initialization, Training and Calibration Introduction When a device with a DRAM sub-system is powered up, a number of things happen before the DRAM gets to an operational state. The following state-machine from the JEDEC
（七）DDR协议之Write Leveling 和 Read Calibration 命令
Mr.翟的博客
05-06 4572
文章目录一、Write Leveling命令二、Read Calibration命令   Write Leveling 和 Read Calibration 命令都是与DDR training相关的命令。   DDR training：指随着时钟频率的提高，数据眼的宽度变得更窄，以采集数据（通道信号完整性和抖动有助于数据眼的减少）。引入DDR训练以消除静态倾斜/噪声，从而使数据眼睛保持更宽，以更好地进行数据采 一、Write Leveling命令   为了获取更好的信号质量，DDR3的Mem颗粒采取了一种f
DDR4 - Initialization, Training and Calibration
花信风的博客
08-06 8344
引言 Introduction 当一个拥有 DRAM 子系统的设备启动时，有几件事需要在 DRAM 进入工作状态之前完成。下图是来自 JEDEC specification （DDR4 标准，https://www.jedec.org/standards-documents/docs/jesd79-4a）的状态机，展示出上电之后 DRAM 经历的几个状态。 图-1 DDR4 初始化状态机 实质上，完整的初始化过程（Initialization）包括以下 4 个单独的步骤： 上电与初始化 ，P..
高通do_ddr_training数据保存路径
a3121772305的博客
03-18 992
之前看到第一次开机启动过程中，会进行do_ddr_training动作。一直没有搞明白do_ddr_training之后，相应的数据保存在哪里的。最近在整理相关的分区时，发现do_ddr_training之后的数据保存在了eMMC的ddr分区里面。 验证如下： dd if=/dev/zero of=/dev/disk/by-partlabel/ddr conv=fsync 1、执行上面的命令，清空ddr分区。 2、重启，可以看到会有do_ddr_training动作。 如果我们不清空ddr，除了
Memory Training、Testing and Margining
weixin_42238387的博客
10-19 2707
DDR 内存训练/初始化期间会发生什么，它与制造测试或系统边缘验证所需的内容有何不同？ 在 Intel 平台上，BIOS 内存参考代码 (MRC) 用于初始化内存控制器并优化读/写时序和电压以获得最佳性能。MRC 非常复杂：它的工作是优化以 2GT/s 及更高速度运行的多条并行总线，并使它们充当“一个系统”。它通过使用复杂的方法来实现这一点，包括片上端接 (ODT)、读/写调平（使用“飞越”拓扑故意引入飞行时间偏差，从而避免同时发生的开关噪声）、Vref 调谐、CMD/CTL /ADDR 计时训练等方
DDR4内存调试经验分享
GLW1994的博客
05-19 7266
DDR4内存调试经验分享
ddr training
04-04
As an AI language model, I do not have the capability to undergo DDR training as it requires physical movement and coordination. However, I can provide some tips and information for those who are interested in DDR training: 1. Start slow: DDR can be very challenging, especially for beginners. Start with slower songs and gradually increase the speed as you improve. 2. Practice regularly: Like any physical activity, regular practice is important to improve your skills. 3. Focus on accuracy: It's more important to hit the arrows accurately than to try to keep up with the speed of the song. Focus on hitting the right arrows at the right time. 4. Use proper form: Make sure you are standing with good posture and using the correct footwork. 5. Challenge yourself: Once you feel comfortable with a certain level of difficulty, try pushing yourself to the next level. 6. Take breaks: DDR can be physically demanding, so take breaks between sessions to avoid injury. 7. Enjoy the music: DDR is a fun way to exercise, so don't forget to enjoy the music and have fun while you train.
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值