stm32 - 基础架构

基础架构

外设概念

NVIC (内核外设)
SysTick (内核外设)
其他是片上外设
在这里插入图片描述

系统结构

内核引出三条总线

  • ICode 指令总线: 连接Flash闪存(编写的程序),加载程序
  • DCode 数据总线:连接Flash闪存,加载数据,
  • System 系统总线:连接SRAM(程序运行时的变量数据)
  • AHB系统总线:挂在主要的外设
  • APB1 外设总线
  • APB2外设总线(性能高于APB1)
  • DMA: 内核CPU的秘书

数据缓存与搬运,通过DMA总线连接到总线矩阵上,可以直接连接外设,
外设(小弟)发送DMA请求,DMA获得总线控制权,访问并转运数据
在这里插入图片描述

引脚定义

C8T6引脚序号和名称(逆时针排列)

在这里插入图片描述

红色:电源相关;VBAT备用电池供电;VSSA/VDDA内部模拟部分的电源(ADC/RC振荡器),VSS/VDD系统的主电源口(STM32分区供电)
蓝色:最小系统相关的引脚
绿色:IO口、功能口

FT:能容忍5V电压,没有FT表示只能容银3.3V电压
主功能:上电后默认的功能
默认复用功能:IO口上同时连接的外设功能引脚,通用或服用
重定义:重映射到其他引脚

在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

晶振

8MHZ主时钟晶振,经过内部锁相环倍频,得到72MHZ的主频

工程

启动文件.s:终端向量表,中断服务函数(启动文件是用汇编写的)
中断服务函数(上电复位或复位按键):复位中断 < -整个程序的入口

; Reset handler
Reset_Handler    PROC
                 EXPORT  Reset_Handler             [WEAK]
     IMPORT  __main
     IMPORT  SystemInit
                 LDR     R0, =SystemInit
                 BLX     R0
                 LDR     R0, =__main
                 BX      R0
                 ENDP

在这里插入图片描述

  • 13
    点赞
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值