数字逻辑大作业:五级流水线MIPS处理器设计

题目

使用SystemVerilog语言,完成一个五级流水线MIPS处理器设计。
要求支持下列指令:

必须:lw、sw、beq、addi、add、sub、and、or、slt 
可选:bne、andi、ori、xor、lui、sll、srl、sra、jr、jal

解决方案

本解决方案参考@Hellsegamosken[SystemVerilog] MIPS架构下的五级流水线CPU设计,并在其基础上进行修改
本项目全部代码已经上传至GitHub

  • 16
    点赞
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值