pragma HLS stream语法

最新推荐文章于 2024-05-07 23:49:57 发布
最新推荐文章于 2024-05-07 23:49:57 发布
阅读量1.6k 收藏 7
点赞数 1
分类专栏： HLS 文章标签： hls
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Leonie_/article/details/107826132
版权

默认情况下，数组变量被实现为RAM:

  • 顶层函数数组参数被实现为RAM接口端口。
  • 通用数组被实现为RAM，用于读写访问。
  • 在涉及 DATAFLOW optimizations（数据流优化）的子函数中，数组参数是使用RAM pingpong buffer （乒乓缓冲区）通道实现的。
  • 基于循环的DATAFLOW optimizations所涉及的数组被实现为一个RAM pingpong buffer 通道 。

如果存储在数组中的数据是按顺序使用或产生的，则更有效的通信机制是使用stream pragma指定的流数据，其中使用FIFOs而不是ram。
重要!:当顶级函数的参数指定为接口类型ap_fifo时，该数组自动实现为流格式。
（即，用dataflow优化，数组存取使用RAM pingpong buffer 实现，用stream优化，数组存取使用FIFOs实现）

语法

将C源代码中的pragma放在所需位置的边界内。

#pragma HLS stream variable=<variable> depth=<int> dim=<int> off

其中：

  • depth=<int>:只适用于数据流通道中的数组流。默认情况下，在RTL中实现的FIFO的深度与C代码中指定的数组大小相同。这个选项允许您修改FIFO的大小并指定不同的深度。
    当数组在数据流区域中实现时，通常使用depth=选项来减小FIFO的大小。例如，在一个数据流区域中，当所有循环和函数都以II=1的速率处理数据时，就不需要一个大型FIFO，因为数据是在每个时钟周期中产生和消耗的。在这种情况下，可以使用depth=选项将FIFO大小减少到1，从而大大减少RTL设计的面积。
    提示:config_dataflow -depth命令能够流化一个数据流区域中的所有数组。这里指定的depth=选项将覆盖指定变量的config_dataflow命令。

FIFO深度的含义[1]：
FIFO的宽度：也就是英文资料里常看到的THE WIDTH，它只的是FIFO一次读写操作的数据位，就像MCU有8位和16位，ARM 32位等等，FIFO的宽度在单片成品IC中是固定的，也有可选择的，如果用FPGA自己实现一个FIFO，其数据位，也就是宽度是可以自己定义的。
FIFO的深度：THE DEEPTH，它指的是FIFO可以存储多少个N位的数据（如果宽度为N）。如一个8位的FIFO，若深度为8，它可以存储8个8位的数据，深度为12 ，就可以存储12个8位的数据，FIFO的深度可大可小，个人认为FIFO深度的计算并无一个固定的公式。在FIFO实际工作中，其数据的满/空标志可以控制数据的继续写入或读出。在一个具体的应用中也不可能由一些参数算数精确的所需FIFO深度为多少，这在写速度大于读速度的理想状态下是可行的，但在实际中用到的FIFO深度往往要大于计算值。一般来说根据电路的具体情况，在兼顾系统性能和FIFO成本的情况下估算一个大概的宽度和深度就可以了。而对于写速度慢于读速度的应用，FIFO的深度要根据读出的数据结构和读出数据的由那些具体的要求来确定。

  • dim=<int>:指定要流化的数组的维度。默认是维度1。指定为从0到N的整数，用于具有N维数的数组。
  • off:禁用流数据。只适用于数据流通道中的数组流
    提示:config_dataflow -default_channel fifo命令全局暗示了对设计中所有数组上使用stream pragma。这里指定的off选项会覆盖指定变量的config_dataflow命令，并恢复使用基于RAM pingpong buffer通道的默认值。

例子1

下面的例子指定数组A[10]为流，并实现为FIFO:

#pragma HLS STREAM variable=A

例子2

#pragma HLS STREAM variable=B depth=12

例子3

在这个例子中，假设config_dataflow是启用的,则off命令覆盖config_dataflow设置，数组C是禁用stream的。

#pragma HLS STREAM variable=C off

在网络之中的应用例子

void DoCompute(ap_uint<64> * in, ap_uint<64> * out, const unsigned int numReps) {
#pragma HLS DATAFLOW

	stream<ap_uint<64> > inter0("DoCompute.inter0"); //文件中DoCompute.inter0的数组
	stream<ap_uint<192> > inter0_1("DoCompute.inter0_1");
	stream<ap_uint<24> > inter0_2("DoCompute.inter0_2");
#pragma HLS STREAM variable=inter0_2 depth=128 //stream处理，数组深度（大小）是128
	stream<ap_uint<64> > inter1("DoCompute.inter1");
#pragma HLS STREAM variable=inter1 depth=128
	stream<ap_uint<64> > inter2("DoCompute.inter2");
	stream<ap_uint<64> > inter3("DoCompute.inter3");
#pragma HLS STREAM variable=inter3 depth=128
	stream<ap_uint<128> > inter4("DoCompute.inter4");
#pragma HLS STREAM variable=inter4 depth=128
	stream<ap_uint<128> > inter5("DoCompute.inter5");
	stream<ap_uint<128> > inter6("DoCompute.inter6");
#pragma HLS STREAM variable=inter6 depth=81
	stream<ap_uint<256> > inter7("DoCompute.inter7");
#pragma HLS STREAM variable=inter7 depth=1
	stream<ap_uint<256> > inter8("DoCompute.inter8");
#pragma HLS STREAM variable=inter8 depth=1
	stream<ap_uint<64> > inter9("DoCompute.inter9");
#pragma HLS STREAM variable=inter9 depth=128
	stream<ap_uint<64> > inter10("DoCompute.inter10");
#pragma HLS STREAM variable=inter10 depth=3
	stream<ap_uint<64> > memOutStrm("DoCompute.memOutStrm");

参考：
[1]深入理解FIFO（包含有FIFO深度的解释）

Leonie_
关注
  • 1
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
HLS第十五课（clahe）
Huskar_Liu的博客
07-21 827
本例利用之前介绍的基础函数进行功能级实现。 void clahe_accl(hls::stream<T_AXIU(IMAGE_BPP, IMAGE_NPPC)>& src, hls::stream<T_AXIU(IMAGE_BPP, IMAGE_NPPC)>& dst, u16 width, u16 height, u32 limit_th, u32 scale_th, u8 mode) { #pragma HLS INTERFACE axis register bo
HLS中pragma的归纳总结（入门级）
热门推荐
菜鸟乱学
10-13 1万+
unroll，如下代码所示，unroll是将for循环zhong的代码展开成8份，也相当于使用8倍的资源去实现这个结构。factor指定的unroll份数必须是可以被循环次数整除的数。factor也可以省略，default时unroll份数就是循环次数。 for(int i=0;i<16;i++){ #pragma HLS unroll factor=8 x[i] = y[i]; }...
Vitis HLS 学习笔记--理解串流Stream(1)
最新发布
hi94的博客
05-07 755
在Vitis HLS中，hls::stream是一个关键的数据结构，用于处理数据流。它类似于C++标准库中的std::stream，但专门设计用于硬件描述语言。hls::stream具有类似无限深度的FIFO的行为，支持顺序读写操作，并可灵活定义数据类型和FIFO深度。通过示例代码和综合报告，我们了解到hls::stream在硬件设计中的重要作用，以及如何根据需求配置不同的接口实现。这使得在设计硬件加速器时更加灵活、可控。
HLS优化设计(一)
风间琉璃的博客
11-08 3557
HLS设计优化。
HLS 流传输库hls::stream
jerwey的博客
08-14 1万+
hls::stream 类仅限在 C++ 设计中使用。不支持流传输数组。 hls::stream<float> data_istrm; hls::stream<bool> e_data_istrm;
HLS第二十课（位操作）
Huskar_Liu的博客
10-21 1230
User-defined types may be created with the C/C++ ‘typedef’ statement as shown in the following examples: include "ap_cint.h" // use [u]int#W types typedef uint128 uint128_t; // 128-bit user defined type int96 my_wide_var; // a global variable declaration
HLS最全知识库
OpenFPGA的博客
09-02 2122
HLS最全知识库副标题-FPGA高层次综合HLS(二)-Vitis HLS知识库高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。对于AMD Xilinx而言，Vivado 2019.1之前（包括），HLS工具叫Vivado HLS，之后为了统一将HLS集成到Vitis里了，集成之后增加了一些功能，同时将...
#pragma预处理命令整理
04-08
#pragma预处理命令整理
ug1399-vitis-hls_HLS_
09-30
- **资源限制**：通过`#pragma HLS resource`指定资源使用限制，优化硬件资源分配。 4. **设计技巧与最佳实践** - **循环优化**：合理设置循环展开因子、流水线阶段，平衡性能和资源。 - **内存管理**：利用数组...
zynq hls定点数计算
01-06
在神经网络的fpga加速中，定点运算不仅比浮点运算更节省资源，还具有更快的速度，而且因为定点运算造成的神经网络的精度损失亦可忽略不计。本节介绍如何使用HLS进行定点运算以及如何与zynq cpu...#pragma HLS INTERFAC
Vivado HLS之Fir滤波器实现
09-06
例如，`#pragma HLS interface`用于定义接口，`#pragma HLS array_partition`用于数据划分以提高并行性，`#pragma HLS pipeline`则可以启用流水线操作，提高处理速度。 接下来，我们需要对设计进行仿真，验证滤波器...
lenet HLS代码（pynq-z2）
04-18
HLS实现LeNet的代码，适用于PYNQ-Z2开发板。其中LeNet_PYNQ.cpp为顶层，main.cpp为顶层的测试。在实际使用中发现个小bug，多次运行后预测结果会出错，大概原因是某次累加操作结果未清除，仍存在ram中，对下一次计算...
Vivado HLS #pragma 学习笔记（一）
qq_42376352的博客
12-10 3093
资源类型 #pragma HLS RESOURCE variable=<temp> core=<Xilinx core> //temp:变量名 Xilinx core :类型 #pragma HLS RESOURCE variable=temp core=AddSub_DSP //指定计算的资源类型 #pragma HLS RESOURCE variable=InitPara core=RAM_2P_...
FPGA HLS stream与dataflow
xiongyuqing的博客
11-06 1613
这是因为没有深度约束，深度默认为1，但是这是数据流风格的，所以可以写一个数据，取一个数据，模块依然可以正常工作。这里的模块是等两个送一个，所以把之前的10000深度，设置为4也可以，不耗费啥资源。也就是说我们stream_tmp的长度不够，因为我们需要写两个数据，取一个数据。但是这是不合理的，中间的流很长，但是我们只需要每取两个数据，计算一次写一次数据。那么中间流的16的深度就不够用，需要设置为10000。part1的波形图，确实是读一个写一 个。就算去掉深度的约束，C综合结果也可以过。
HLS中对于超过64bit的变量赋初值
菜鸟乱学
10-04 591
ap_uint<128> P; P.range(127, 64) = 0xffffffffffffffff; P.range(63, 0) = 0xfffffffffffffffb; 如上所示，为对于128bit的变量P赋值，如果直接写成P=0xfffffffffffffffffffffffffffffffb，那么等号右边只能存储64bit，所以赋给P的值也...
vivado HLS学习之数据类型使用
weixin_41967965的博客
08-26 8771
C、C++语言中数据类型为8bit整数倍如：  • char (8-bit)  • short (16-bit)  • int (32-bit)  • long long (64-bit)  • float (32-bit)  • double (64-bit) vivado HLS 的任意精度数据类型： Language Integer Data Type Required Hea...
pal信号verilog实现_（HLS实现verilog）使用HLS实现m序列
weixin_34933151的博客
01-20 525
整体的工程公开在这：maxs-well/HLS4BPSK​github.com本工程主要使用HLS实现m序列，文中将介绍HLS的使用和优化，HLS的C库文件的使用，HLS的单bit信号的实现，并最终生成IP核。m序列的相关基础知识可以参考m序列的verilog实现以及使能信号解决跨时钟域问题。初次自主使用HLS生成代码，学习HLS从简入深，这意味着我写的程序可能会有部分错误和不足，欢迎指出！HLS...
vivado HLS 优化总结以及相关流程
春江花月夜
05-27 4772
HLS优化一、for 循环优化之pipeline二、for 循环优化之unroll三、for 循环优化之merge四、for 循环优化之数据流DataFlow五、for 循环优化之嵌套循环优化六、数组优化 - - 数组分割七、函数层面优化InlineAllocationDataflow八、总结分析改善吞吐率（ Throughput ）改善时延（ Latency）改善资源（ Area） 一、for 循环优化之pipeline 二、for 循环优化之unroll 在默认情况下 for 循环是折叠的（rolle
请从小白的角度给这段代码加上详细的注释 #include "./fir.h" coef_t c[N]; void fir(data_t *y, data_t x) { #pragma HLS ARRAY_PARTITION variable=c complete dim=0 static data_t shift_reg[N]; #pragma HLS ARRAY_PARTITION variable=shift_reg complete dim=0 acc_t acc; int i; acc = 0; #pragma HLS PIPELINE II=1 for (i = N - 1; i >= 0; i--) { if (i == 0) { acc += x * c[0]; shift_reg[0] = x; } else { shift_reg[i] = shift_reg[i - 1]; acc += shift_reg[i] * c[i]; } } *y = acc; } void fir_wrap(data_t *y, data_t *x, int len, coef_t *coef) { #pragma HLS INTERFACE m_axi port=coef offset=slave depth=99 #pragma HLS INTERFACE m_axi port=x offset=slave depth=100 #pragma HLS INTERFACE m_axi port=y offset=slave depth=100 #pragma HLS INTERFACE s_axilite port=len bundle=CTRL #pragma HLS INTERFACE s_axilite port=return bundle=CTRL data_t res; for (int i =0; i < N; i++) { #pragma HLS PIPELINE II=1 c[i] = *coef++; } for (int i = 0; i < len; i++) { #pragma HLS PIPELINE II=1 fir(&res,*x++); *y = res; y++; } }
07-17
这段代码是一个用于实现FIR滤波器的函数。下面是对每个部分的详细注释： ```cpp #include "./fir.h" ``` 这行代码包含了一个名为"fir.h"的头文件，用于定义FIR滤波器所需的数据类型和常量。 ```cpp coef_t c[N]; ``` 这行代码定义了一个长度为N的系数数组c，用于存储滤波器的系数。 ```cpp void fir(data_t *y, data_t x) ``` 这行代码定义了一个名为fir的函数，它接受一个指向输出结果y的指针和一个输入x作为参数。 ```cpp #pragma HLS ARRAY_PARTITION variable=c complete dim=0 ``` 这行代码使用HLS指令，将系数数组c按照完全分区的方式进行分区。 ```cpp static data_t shift_reg[N]; ``` 这行代码定义了一个静态的长度为N的移位寄存器数组shift_reg，用于存储滤波器的历史输入数据。 ```cpp #pragma HLS ARRAY_PARTITION variable=shift_reg complete dim=0 ``` 这行代码使用HLS指令，将移位寄存器数组shift_reg按照完全分区的方式进行分区。 ```cpp acc_t acc; int i; acc = 0; ``` 这行代码定义了一个累加器acc和一个整型变量i，并将累加器初始化为0。 ```cpp #pragma HLS PIPELINE II=1 ``` 这行代码使用HLS指令，指示编译器将以下for循环展开为流水线，每个步骤的间隔为1个时钟周期。 ```cpp for (i = N - 1; i >= 0; i--) { if (i == 0) { acc += x * c[0]; shift_reg[0] = x; } else { shift_reg[i] = shift_reg[i - 1]; acc += shift_reg[i] * c[i]; } } ``` 这段代码是FIR滤波器的核心算法部分。它使用一个for循环遍历滤波器的系数数组和移位寄存器数组，根据当前的系数和移位寄存器的值计算累加器的值，并更新移位寄存器中的值。 ```cpp *y = acc; ``` 这行代码将累加器的值赋给输出结果y。 ```cpp void fir_wrap(data_t *y, data_t *x, int len, coef_t *coef) ``` 这行代码定义了一个名为fir_wrap的函数，它接受指向输出结果y、输入x、输入长度len和系数数组coef的指针作为参数。 ```cpp #pragma HLS INTERFACE m_axi port=coef offset=slave depth=99 #pragma HLS INTERFACE m_axi port=x offset=slave depth=100 #pragma HLS INTERFACE m_axi port=y offset=slave depth=100 #pragma HLS INTERFACE s_axilite port=len bundle=CTRL #pragma HLS INTERFACE s_axilite port=return bundle=CTRL ``` 这段代码使用HLS指令，定义了函数fir_wrap的接口。它指定了系数数组coef、输入数组x和输出数组y的访问方式和传输深度，以及输入长度len和返回值的传输方式。 ```cpp data_t res; for (int i =0; i < N; i++) { #pragma HLS PIPELINE II=1 c[i] = *coef++; } ``` 这段代码使用一个for循环将系数数组coef的值赋给数组c。在循环中使用HLS指令，将赋值操作展开为流水线，每个步骤的间隔为1个时钟周期。 ```cpp for (int i = 0; i < len; i++) { #pragma HLS PIPELINE II=1 fir(&res,*x++); *y = res; y++; } ``` 这段代码使用一个for循环对输入数组x中的每个元素进行滤波操作，并将结果存储在输出数组y中。在循环中使用HLS指令，将滤波操作展开为流水线，每个步骤的间隔为1个时钟周期。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值