【ZYNQ基本使用】【0】 PS最小系统（vitis）

已于 2023-11-09 22:35:12 修改
阅读量1.9k 收藏 9
点赞数 1
分类专栏： Zynq 文章标签： fpga
于 2020-02-16 20:42:40 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Li_linyuan/article/details/104348351
版权

目录

PS最小系统

建立硬件系统 vivado

建立工程

建立软件系统 vitis

建立platform 工程

建立app工程

运行和调试

运行

调试模式下运行

参考

自我隔离中，把积灰的zynq7020板子拿出来，体验一下vitis的使用。

硬件：米尔科技 Z-Turn

环境软件：win10 + Xilinx 2019.2 Vivado & Vitis

PS最小系统

建立硬件系统 vivado

建立工程

新建diagram，添加zynq process IP，配置内存，勾选UART1。

生成bit文件，导出

导出的vitis需要的 .xsa 文件

建立软件系统 vitis

建立platform 工程

建立platform工程

选择从XSA建立

选择刚才从vivado导出的XSA文件

完成。

建立app工程

选择新建APP项目

选择使用刚建立的paltform

选择语言

选择示例项目

完成。可以看到建立的项目

运行和调试

选中platform，

类似与SDK中的BSP，可以修改支持库

查看支持的外围驱动及相关文档和示例工程

并可以查看详细的硬件定义

连接串口，添加窗口

链接板卡的串口

运行

开始运行

串口输出打印信息

调试模式下运行

结束。个人感觉和以前的SDK整体流程差不多，就是编译没有自动编译，且编译速度比SDK慢了一些。

参考

UG1165：Zynq-7000 SoC: Embedded Design Tutorial

UG1400：Vitis Unified Software Platform Documentation Embedded Software Development

UG1393：Vitis Unified Software Platform Documentation Application Acceleration Development

写代码的蛋炒饭
关注
专栏目录
ZynqLinux最小系统系列—— 9、一般Linux系统搭建（非Petalinux）
gzy0506的博客
07-03 1836
前面petalinux的学习暂时告一段落，petalinux虽然是被xilinx封装后使用起来很方便，但同时也隐藏了很多操作细节，因此从这篇开始，我开始转到linux搭建的普通方式。一步一步从fsbl、uboot、kernel、设备树、文件系统这些都自己来。力求对Linux最小系统的实现有更深的理解。我们在原来已经安装好了Petalinux的ubuntu16.04系统的基础下进行工作，因为在安装Petalinux的时候，必要的依赖库已经交叉编译工具就已经完成了。1、 一个已经安装了petalinux2018
ZYNQ学习（一）搭建最小系统 Hello World实验
buzhiquxiang的博客
11-29 1887
本次使用的PS资源包括 ARM Cortex-A9 、DDR3内存、一个URAT串口。 使用vivado完成基于zynq平台的嵌入式系统设计，Xilinx为了尽量简化设计流程，提供如下两个主要设计工具： （1）Vivado IDE中的IP Integrator，将基于处理器的设计连接在一起，以图形化的方式设置器件、选择外设、配置硬件设置。 （2）Vivado开发套件中的另一款软件开发工具SDK（S...
初识ZYNQ——FPGA学习笔记15
最新发布
m0_69082048的博客
09-18 1491
与板上系统相比，SoC的解决方案成本更低，能在不同的系统单元之间实现更快更安全的数据传输，具有更高的整体系统速度、更低的功耗、更小的物理尺寸和更高的可靠性。ZYNQ的本质特征，是它组合了一个双核处理器和一个传统的现场可编程门阵列 （FPGA）逻辑部件。FPGA：（，现场可编程门阵列）， 一种可以通过编程来修改其逻辑功能的数字集成电路（芯片）FPGA架构AMBA（高级可扩展总线）
ZYNQ-最小系统搭建实验
weixin_49242806的博客
07-11 204
2. 配置DDR3+UART 选择适配的DDR3芯片型号 根据硬件原理图选择对应的UART引脚 选择协商好的设备通讯波特率 别忘点OK保存 3. 取消冗余引脚 勾掉内部连线AXI 勾掉时钟信号CLK0 勾掉复位信号RESET0 别忘点击OK保存 4. 导出硬件组件包 4. 自动验证"Run Block Automotion" 5. 生成输出文件 6. 生成硬件顶层文件 7. 导出硬件 8
ZYNQ-Black-Design最小系统搭建实现ZYNQ上面的helloworld
Vuko_Coding Zone
10-14 699
学习内容： 1.建立BD的工程 2.在ZYNQ实现Helloworld工程的demo 开发环境： vivado（版本都可以吧） 、SDK 开发板：这里我用的是:zedboard和PYNQ-Z2 STEP 1：建立一个BD工程 打开vivado后点击： 点击添加IP将ZYNQ7的ip核给添加进去： 因为这里仅仅想用PS端实现Helloworld，所以就把那些无用的去掉：...
ZYNQ-Vitis（SDK）裸机开发之（一）串口收发使用：PS串口+PL串口、多个串口使用方法
qq_38584212的博客
04-09 4403
一些注意事项：PS和PL串口同时使用时，PL串口配置的中断优先级不能小于等于0xA0（即数值不能大于等于0xA0），目前代码中配置的PL串口中断优先级为0x98，如果数值大于等于0xA0时，单独使用PL串口收发没有问题，一旦使用了一次PS串口的收发，PL串口收发功能就失效了，具体原因我也不太清楚，还没深究，大家知道的话可以评论区说下~实例化PS、PL串口结构体对象，并新建数组，存放实例化后的对象指针，方便后续使用操作，这样后面的串口初始化配置等操作，只需要传入对应串口号即可操作响应的串口结构体；
ZYNQ7020 Soc最小系统创建及测试
a9062985的博客
07-13 1699
1Zynq SOC最小系统即是DDR+arm 2 为方便测试，添加UART测试模块，结构图如图 3创建vivado工程 4创建IP （1）单击IP INTEGRATOR ——Create Block Design，输入system （2）单击“+”号添加IP （3）添加进来了ZYNQ CPU IP，然后单击Run Block Automation ，直接单击OK。 注意：Run Block Automation简单情况可以点击使用，复杂情况不要点击使用，...
Zynq系列PS端嵌入式源码开发（uboot、内核、根文件系统移植）非petalinux方式.pdf
11-09
在本文档中，我们探讨了如何使用非Petalinux的方式对Zynq系列PS端进行嵌入式源码开发，包括移植U-boot、Linux内核、设备树和根文件系统。这种方法是基于Xilinx官方提供的源码进行的，旨在遵循标准的Linux开发流程。 ...
xilinx平台zynqmp7ev vcu vitis工程
06-29
在本文中，我们将深入探讨“Xilinx平台ZynqMP7EV VCU Vitis工程”的核心概念、工作原理以及如何生成启动文件和设备树代码。Xilinx ZynqMP7EV（Zynq UltraScale+ MPSoC）是Xilinx公司推出的高性能、多核处理器系统，...
ZYNQ7015实现读写eMMC数据【Vitis实现】
12-26
ZYNQ7015驱动程序，主控芯片为XC7Z015CLG485-2，支持移植到XC7Z015系列芯片，Vitis实现。 一分价钱一分货，项目代码可顺利编译运行~
ZYNQ7015实现OV5640照相机【Vitis实现】
12-26
ZYNQ7015驱动程序，主控芯片为XC7Z015CLG485-2，支持移植到XC7Z015系列芯片，Vitis实现。 一分价钱一分货，项目代码可顺利编译运行~
course_s2_ALINX_ZYNQ(AX7010_AX7020)开发平台Vitis应用教程V1.02.pdf
04-19
黑金开发板的vitis教程，已经是最新版。xilinx已经将IDE独立化，学习ZYNQ也越来越成为FPGA学习的趋势了
ZYNQ7015实现UART串口通信【Vitis实现】
12-26
ZYNQ7015驱动程序，主控芯片为XC7Z015CLG485-2，支持移植到XC7Z015系列芯片，Vitis实现。 一分价钱一分货，项目代码可顺利编译运行~
ZYNQ7020最小系统搭建PS端配置
weixin_51508867的博客
02-04 806
4.如果不包含PL端则取消勾选。13.打开串口调试助手。10.打开Vitis。
ZYNQ自带ARM核处理器的FPGA芯片烧写及最小系统搭建，bit文件烧写
meimei1230的专栏
08-09 4852
ZYNQ自带ARM核处理器，芯片烧写及最小系统搭建,bit文件烧写
Zynq SOC最小系统
choose123的博客
02-13 3082
Zynq SOC最小系统即是DDR+arm，一切开发都基于以上最小系统构建，所以在vivado中首先需要配置zynq中的DDR，必要时候还要配置上PS引到PL上的时钟。上图为DDR配置，主要是选择memory Part要匹配上硬件。时钟配置主要是配置合适的时钟频率。并且将PS-PL时钟连起来，如下图。...
ZYNQ学习之路1. Linux最小系统构建
热门推荐
亦梦云烟的博客
05-24 1万+
开发环境：window10, vivado 2017.1, ubuntu 16.04, Eclipse+cdt硬件环境：米尔科技zturn board，zynq7z010本笔记详细介绍了开发ZYNQ7000系列的基础软件系统构建，介绍了Vivado的使用以及IP核的配置，最后搭建能让ZYNQ运行arm linux系统的软件环境，在今后的开发过程中将在此基础上进行。在完整搭建好本系统之后建议保存为模...
ZYNQ-7000 最小系统的搭建
asd1147170607的博客
08-20 2119
1 最小系统分析 注意：这里的最小系统指裸机情况下的，此时没有操作系统运行。 我们的最小系统需要DDR控制器和UART串口控制器、网口控制器、QFLASH控制器、SD控制器。DDR控制器已经与zynq芯片连接死，而UART串口控制器、网口控制器、QFLASH控制器、SD控制器通过MIO与外部串口连接。 搭建好的最小系统如下图所示，FCLK_CLK_0是PS的输出时钟，可以给PL部分使用。 修改时钟配置。PS输入时钟设置为33.333333MHZ，CPU PLL时钟设置为666.666666MHZ，PL
ZynqLinux最小系统系列—— 3、Petalinux工程创建与编译以及烧写到FLASH（一）
gzy0506的博客
05-22 1923
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 ZynqLinux最小系统系列—— Petalinux工程创建与编译以及烧写到FLASH（一）petalinux工程创建 Petalinux工程创建与编译以及烧写到FLASH（一）) petalinux工程创建 首先是需要这个文件 在source一下Petalinux设置文件，以使Petalinux工具可用 新建Petalinux工程： 我们回到 cd /home/gzy 自己的用户名目录，为了统一管理，首先在自己的用户名目录下建立.
zynq 开发平台 vitis 应用教程
07-28
Zynq是一种基于Xilinx FPGA和ARM Cortex处理器的可编程系统芯片。Vitis是一种全新的开发工具套件，用于开发和部署高性能、低功耗和可扩展的应用程序。 Vitis为Zynq开发平台提供了一整套开发工具和库，以简化应用程序的开发过程。Vitis应用教程的目的是帮助用户了解和掌握Vitis工具和相关技术，从而快速开发出高效、稳定的Zynq应用程序。 Vitis应用教程通常包括以下内容： 1. 环境设置：教程会介绍如何正确配置Vitis开发环境，包括安装必要的软件和驱动程序，并配置硬件设备与开发板的连接。 2. 应用程序开发：教程会引导用户使用Vitis开发工具，编写和调试应用程序。用户可以学习如何创建项目、添加源代码文件、设置编译选项、构建和调试应用程序。 3. 并行计算：Vitis支持并行计算，通过使用OpenCL、OpenMP等技术，用户可以利用FPGA的计算能力来加速应用程序的执行。教程会介绍如何使用Vitis进行并行计算的开发。 4. 优化与调试：Vitis提供了丰富的优化和调试工具，帮助用户优化应用程序的性能和功耗。教程会介绍如何使用这些工具来进行代码优化、性能分析和调试。 5. 应用部署：完成应用程序的开发后，教程会讲解如何将应用程序部署到Zynq开发板上运行，以及如何进行调试和性能测试。 通过学习Vitis应用教程，用户可以掌握Vitis开发工具的使用方法，深入了解Zynq开发平台的特性和优势，快速开发出高性能、低功耗的应用程序，并实现在FPGA上的硬件加速。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值