Quartus II 18.0 创建 dcfifo IP 核仿真出现问题 Port 'eccstatus' not found 记录和解决方案

最新推荐文章于 2022-05-15 20:11:15 发布
最新推荐文章于 2022-05-15 20:11:15 发布
阅读量2.8k 收藏 2
点赞数 1
分类专栏： FPGA 文章标签： FIFO
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Linker00/article/details/102871587
版权
在使用Quartus II 18.0进行FPGA开发时，遇到在dcfifo IP核仿真过程中Modelsim报出'Port 'eccstatus' not found'的错误。尽管Quartus II编译无误，但在实例化dcfifo_component模块时因未找到'eccstatus'信号导致问题。解决办法是在FIFP_IP.v文件中将'eccstatus'信号注释掉，从而消除错误。
摘要由CSDN通过智能技术生成

Quartus II 版本如下图所示：18.00 Build 614 04/24/2018 SJ Standard Edition

在工程中例化了一个异步 FIFO 配置信息如下：

仿真时 Modelsim 报出了如下错误：

// # vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  FIFO_TEST_TB
// # vsim -gui -l msim_transcript -do "FIFO_TEST_run_msim_rtl_verilog.do" 
// # Start time: 14:05:49 on Nov 02,2019
// # Loading work.FIFO_TEST_TB
// # Loading work.FIFO_TEST
// # Loading work.FIFO_IP
// # Loading altera_mf_ver.dcfifo
// # Loading altera_mf_ver.dcfifo_mixed_widths
// # Loading altera_mf_ve
最低0.47元/天 解锁文章
愚人在思考
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
quartus dcfifo操作
timewh的专栏
05-20 823
双口fifo操作要略微复杂点： 一个深度为4的fifo,写满之后它的wrusedw值是多少呢？ 答案：0 一旦fifo写满后继续写操作会有什么影响吗？ 答案：没有影响，写入无效，不影响原来写入的数据 --------------------------------------------------------------------------------------- dcfifo的读写时钟是分开的，两端需要同步时钟才可同步： 也就是说仅仅把数据写入fifo，而没有提供额外的同步时钟，在读
ModuleSim 仿真找不到模块 module is not defined
最新发布
飞多学堂的博客
05-10 482
关闭 ModelSim , 在 Quartus 中把未定义的模块设置为顶层文件，重新编译, 重新运行仿真。
Top Module/Entity not found
Leo ICer的博客
12-10 6823
Top Module/Entity not found Top module/entity/config "vuq_vr_tb" is not found in the following library list. Liblist:DEFAULT vuq_vr_tb顶层模块名称错写成vuq_vr_model，改成vuq_vr_tb，即可
【工程源码】【Modelsim常见问题】Port ‘xxxx’ not found in the connected module
zgmxs的专栏
02-22 1万+
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。 这个报错很明显，是说你在例化的时候，被例化的模块中有个信号并不存在于真正的模块设计中，例如，用户编写一个二选一多路器模块，模块端口如下表左侧所示，但是在testbench或上层模块例化使用该模块时，例化内容如下表右侧所示： 可以看到，例化时候，用了一个叫sel的端口...
Quartus的FIFO IP核中的wrusedw和rdusedw
qq_41517835的博客
05-15 3029
1.SCFIFO 设置FIFO深度为32。 读写时钟相同，前16个时钟往FIFO写数据，后16个时钟读数据 T1时刻写第一个数据时，usedw立刻变为1，表示FIFO中的数据数量。 T2时刻，写第16个数据，usedw立刻变为16，表示FIFO中有16个数据。 T3时刻，读第一个数据，usedw立刻变为15，表示读出数据后FIFO剩余15个数据。 可以看出，在单口FIFO中，usedw可以实时表示FIFO中的数据数量。 2.DCFIFO 将IP核改为dcfifo，仿真图如下：
嵌入式系统/ARM技术中的关于quartus生成IP核的仿真出错问题的解决
11-06
然而，在使用Quartus生成和仿真IP核时，可能会遇到各种问题，本篇将探讨一种常见的错误——在EDA Netlist Writer阶段出错。 首先，当用户尝试编译生成的fft.vhd文件时，会发现编译过程异常缓慢，这可能是因为文件...
Quartus II 18.0 基于Modelsim仿真快速入门
08-29
Modelsim仿真快速入门，基于最新版本Quartus II 18.0版本
Quartus II 18.0 视频图像处理IP核的使用介绍
08-29
Quartus II 18.0 视频图像处理IP核的使用介绍，介绍IP核的调用方法
关于quartus生成IP核的仿真出错问题的解决
07-27
本文主要介绍quartus生成IP核的仿真出错问题的解决办法，感兴趣的朋友可以看看。
quartusII破解后运行仿真出现的错误及解决办法
07-25
quartusII 破解后运行仿真出现如下错误的解决办法 Error: Current license file does not support the EP1C6Q240C8 device。
Altera官方的FIFO使用指导
01-18
ALTERA官方给出的FIFO使用说明，在LPM库中提供了参数可配置的单时钟FIFO(SCFIFO)和双时钟FIFO(DCFIFO)。
Modelsim 仿真 IP 核
adolphwang_909086的博客
04-20 3439
平台：Modelsim10.5b，前提为安装了Quartus 任一版本 虽然说的是所谓的Modelsim独立仿真，不需要经过Quatyus启动Modelsim软件，但本质上还是使用的Quartus的仿真库。 基于之前的 Modelsim 独立仿真,本次在上述内容中更新了脚本文件对IP核仿真的支持，具体内容见下方文件： #/*================================================*\ # Filename ﹕ start.do # Author ﹕ Ad
ECC校验算法以及硬件实现 PART 2
qq_18302499的博客
04-10 2816
PART ONE: CRC原理 PART TWO二、CRC算法实现2.1 编码电路2.1.1串行实现2.1.2 并行实现2.2解码电路 二、CRC算法实现 2.1 编码电路 对于编码电路我们采用了串行实现和并行实现两种方式。这两种实现方式各有优缺点，我们在Quartus II下对这两种实现方式分别进行了综合，发现其运行效率和占用面积之间的关系如下表2所示： 表2 串行CRC与并行CRC的比较 ...
Quartus Prime 与 Modelsim 调试 及do文件使用
qq_24828193的博客
06-28 3379
博客测试欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 欢迎使用Markdown...
[笔记]modelsim前仿后仿各种问题
weixin_30271335的博客
05-08 1983
2013-12-16 14:09:58周一 http://hi.baidu.com/renmeman/item/fff4b3145c38e97f2a3e22de 1。我在ISE中启动modelsim时出现了下面的错误Loading work.tb_ic1_func# ** Error: (vsim-19) Failed to access library 'xilinxcorelib_ver'...
entry for sde instance not found in services file解决方法
乔峰的专栏
07-09 3726
<br />一、问题描述：<br />当使用如下连接：<br />ipropertyset ppropertyset;<br />ppropertyset = new propertysetclass();<br />ppropertyset.setproperty("server", "服务器名");<br />ppropertyset.setproperties("database","sde");<br />ppropertyset.setproperty("instance", " esri_sde
Linux 防火墙新增端口失败 报错 ModuleNotFoundError: No module named 'gi'
test
04-29 7969
安装完python3.6.4后，服务器防火墙开通指定端口，报了异常 ： [root@izuf6hdalw8vt65rax1sy4z ~]# firewall-cmd --permanent --zone=public --add-port=8000/tcp Traceback (most recent call last): File "/usr/bin/firewall-cmd", ...
vue 项目找不到模块(Module not found)
热门推荐
分享我的编程经验和学习心得
03-01 2万+
Module not found: Error: Can't resolve... 只要将你写的组件名name和文件名称统一就可以了 比如你的组件名为Test 文件名也必须为Test.vue
Quartus II 18.0 ip核调用
10-14
好的，关于Quartus II 18.0 ip核调用，您可以按照以下步骤进行操作： 1. 在Quartus II软件中打开您的工程。 2. 在左侧Project Navigator窗口中，展开您的工程文件夹。 3. 右键单击您想要添加IP核的文件夹，选择...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值