Quartus II 版本如下图所示:18.00 Build 614 04/24/2018 SJ Standard Edition
在工程中例化了一个异步 FIFO 配置信息如下:
仿真时 Modelsim 报出了如下错误:
// # vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc" FIFO_TEST_TB
// # vsim -gui -l msim_transcript -do "FIFO_TEST_run_msim_rtl_verilog.do"
// # Start time: 14:05:49 on Nov 02,2019
// # Loading work.FIFO_TEST_TB
// # Loading work.FIFO_TEST
// # Loading work.FIFO_IP
// # Loading altera_mf_ver.dcfifo
// # Loading altera_mf_ver.dcfifo_mixed_widths
// # Loading altera_mf_ve