【紫光同创国产FPGA教程】——PDS安装教程

本原创教程由深圳市小眼睛科技有限公司创作,版权归本公司所有,如需转载,需授权并注明出处
 

一、软件简介

Pango Design Suite 是紫光同创基于多年 FPGA 开发软件技术攻关与工程实践经验而研发 的一款拥有国产自主知识产权的大规模 FPGA 开发软件,可以支持千万门级 FPGA 器件的设计开 发。该软件支持工业界标准的开发流程,可实现从 RTL 综合到配置数据流生成下载的全套操 作。

二、支持平台

三、软件安装

一般地,将软件安装在 C:\pango\ PDS_2022.1;(此为默认安装路径)。软件安装完成后, 会在桌面以及程序菜单中添加快捷方式 PangoDesign Suite2022.1;在程序菜单 Pango Design Suite2022.1 文件夹中包含 Pango Design Suite、软件卸载的快捷方式 Uninstall、程序附件 Accessories 以及软件文档 Documents。

本教程以 Pango Design Suite 2022.1 Windows 版本安装进行说明,下面将详细介绍 PDS 安装过程:  

安装程序

(1)首先关闭电脑所有杀毒软件,否则杀毒软件有可能会拦截一些组件,造成安装失败 或功能缺失等不确定结果;

(2)双击安装包中的安装程序 Setup.exe,启动安装程序:

 (3)启动安装程序后的界面如下:

 (4)点击“Next”,跳转至许可协议对话框:

 (5)选择接受许可协议,点击“I Agree”按钮,进入选择安装路径选择框,如下图所示, 默认安装路径为 C:\pango\PDS_2022.1,建议采用默认路径。

 (6)直接点击“Install”,则跳转到安装界面。

 (7)耐心等待至完成全部安装过程,点击“Finish”,安装完毕。

 (8)安装完成后,会提示是否需要安装运行库 vcredist_VS2017.exe。若电脑之前未安装 过则需要安装此运行库后才能运行 PDS,点击“是”按钮进行安装;若电脑之前已安装过此运 行库则无需再次安装,点击“否”按钮不进行安装即可。

注:如果不确定,建议点击“是”进行安装,否则可能导致 PDS 无法运行。

 (9)点击“是”进入运行库安装界面,选择同意许可条款和条件,点击安装按钮进行安 装。

 (10)安装完成界面点击“关闭”完成安装。

 (11)完成安装后,会提示是否需要安装 USB Cable Driver。安装点击“是”,否则可能 导致下载器无法正常使用。

(12)点击“是”进入驱动程序安装界面:

 (13)点击“下一步”进入安装驱动程序许可协议界面。点击“我接受这个协议”,然后点击“下一步”。

 (14)点击“完成”,完成驱动程序的安装。

(15)完成安装后,会提示是否需要安装 ParellelPortDriver。安装点击“是”。

 (16)点击“是”进行并口驱动程序安装。

(17)完成后点击“确定”,结束安装。在桌面上看到如下图标:

 

四、License 关联,环境变量设置

软件完成安装后,Pango Design Suite 需要 License 文件才能正常使用。

注:

(1)License 申请请联系相关销售,提供相关资料,他会帮您申请;

(2)若只使用 Verilog 则只需申请 PDS License 即可,若使用 VHDL 或 System verilog 则还需要申请 Synplify license;

(3)为方便管理 license 文件,建议在 PDS 软件安装目录下新建一个 license 文件夹 存放 license 文件。 首先在电脑上打开运行窗口,接着在窗口内输入 sysdm.cpl 然后回车。在系统属性界面内 选择高级,然后点击环境变量,进行设置。

 

 PDS license 环境变量设置

若 PDS license 文件路径为:D:\pango\license\pds_node-locked.lic

直接设置环境变量:

变量名:PANGO_LICENSE_FILE 变

量值:D:\pango\license\pds_node-locked.lic

 

Synplify license 环境变量设置

若使用 Synplify 综合工具也需要相应的 OEM License 文件才能使用。

若 Synplify license 文件路径:E: \pango\license\oem_node-locked.lic

直接设置环境变量:

变量名:SNPSLMD_LICENSE_FILE

变量值:E:\license\oem_node-locked.lic 即可。

注:因 OEM 所在路径不支持空格,故不支持在含空格的路径下安装

 

 

 

### 关于紫光同创 FPGA 的产品资料、技术文档和使用教程 #### 1. 紫光同创 FPGA 图像处理解决方案 针对图像处理领域,紫光同创提供了基于其 FPGA 平台的多种应用案例和技术支持。具体而言,已有项目涵盖了图像缩放功能,并开放了三套 PDS 工程源码供开发者参考[^1]。这些工程不仅展示了如何利用 Verilog 实现高效的图像算法优化,还涉及硬件加速的设计思路。 对于希望深入研究该方向的技术人员来说,可以通过访问官方博客获取更多相关内容。此专栏覆盖多个主题,包括但不限于 UDP 网络通信协议栈开发、GT 高速串行接口调试以及 PCIe 接口驱动程序编写等高级话题[^1]。 #### 2. Flash 固化流程说明 当涉及到外部存储器配置时,例如 Winbond W25Q128JVEQ 这类 SPI NOR FLASH 芯片的应用场景下,如果目标设备型号已被纳入 Configuration Tool 支持列表,则可以直接跳过前期初始化阶段进入加载环节;反之则需要额外完成自定义 flash 类型注册工作[^2]。这一过程通常包含以下几个方面: - 定义新的 flash 参数集; - 更新固件镜像文件结构以兼容新加入的外设特性描述表项。 以下是简化版脚本示例用于演示如何扩展支持未知类型的闪存芯片: ```bash #!/bin/bash # 设置环境变量 export FPGA_CONFIG_TOOL_PATH=/path/to/config_tool/ export NEW_FLASH_TYPE="CustomFlashType" # 添加用户指定flash模型到数据库 ${FPGA_CONFIG_TOOL_PATH}/add_flash_model.sh --type=${NEW_FLASH_TYPE} \ --size=0x2000000 --block_erase_cmd=0xD8 --page_program_cmd=0x02 echo "User-defined flash type added successfully." ``` #### 3. PLL IP 核心模块详解 PLL (Phase-Locked Loop) 是现代数字电路设计中的重要组成部分之一,在紫光同创 FPGA 中实现了高度灵活可编程性的版本——即 PLL IP Core 。它允许工程师通过对内部寄存器组写入特定数值来调整输出波形属性,比如频率倍率因子(Multiplier Factor),分频系数(Divider Coefficient)等等[^3]。下面给出一段简单的Verilog代码片段用来展示基本设置方式: ```verilog module pll_configurator ( input wire clk_in, // 输入基准时钟信号 output reg [7:0] freq_out // 输出调节后的频率值 ); always @(posedge clk_in) begin // 初始化默认状态 freq_out <= 8'd0; // 执行具体的乘除运算逻辑... end endmodule ``` 以上仅作为概念验证用途的实际部署过程中还需要考虑诸多细节因素诸如抖动抑制策略及时延补偿机制等问题。 --- ###
评论 8
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值