Stateflow中转换多个事件触发的状态机HDL生成代码

最新推荐文章于 2023-12-20 14:08:57 发布

McCrocodile

最新推荐文章于 2023-12-20 14:08:57 发布

阅读量2.7k

点赞数

分类专栏：原创文章标签： output input hierarchy module enums path

本文链接：https://blog.csdn.net/McCrocodile/article/details/6253247

版权

使用Stateflow设计状态机，可视化调试非常好，便于测试，

生成的效率高，C和HDL 都可以~~~介绍一例给跳沿事件触发

给位电平输入的实例~~~Simulink HDL Coder不支持多事件触发

的FSM生成HDL~~~

如果不在环路中或者环路允许的话，可以在跳沿检测电路前加入一级或多级缓冲，可以

防止亚稳态的发生。

   1:  // -------------------------------------------------------------

   2:  //

   3:  // Module: Chart3

   4:  // Source Path: state10HDL/state10/Chart3

   5:  // Hierarchy Level: 1

   6:  //

   7:  // -------------------------------------------------------------

8:

   9:  `timescale 1 ns / 1 ns

10:

  11:  module Chart3

  12:            (

  13:             clk,

  14:             reset,

  15:             enb,

  16:             var,

  17:             ref,

  18:             Output_rsvd,

  19:             locked,

  20:             lock_indicate

  21:            );

22:

23:

  24:    input   clk;

  25:    input   reset;

  26:    input   enb;

  27:    input   var;

  28:    input   ref;

  29:    output  signed [7:0] Output_rsvd;  // sfix8_En4

  30:    output  locked;

  31:    output  lock_indicate;

32:

  33:    parameter IN_eight = 0, IN_five = 1, IN_four = 2, IN_nine = 3, IN_one = 4, IN_seven = 5, IN_six = 6, IN_ten = 7, IN_three = 8, IN_two = 9;

34:

  35:    reg [3:0] is_Chart3;  // uint8

  36:    reg signed [7:0] Output_reg;  // sfix8_En4

  37:    reg  locked_reg;

  38:    reg  lock_indicate_reg;

  39:    reg [3:0] is_Chart3_next;  // enumerated type (10 enums)

  40:    reg signed [7:0] Output_reg_next;  // sfix8_En4

关注