关于signaltap抓取寄存器波形被优化的解决方法

最新推荐文章于 2024-08-20 10:58:19 发布

Tang_cpp

最新推荐文章于 2024-08-20 10:58:19 发布

阅读量2.3k

点赞数 2

文章标签： FPGA signaltap

当抓取的波形与输出的信号无关时，signaltap 会将寄存器信号综合掉，添加信号时会出现红色，只需在定义此寄存器信号前面加上（*noprune*）即可。

eg: reg [19:0] End_time；变成 (*noprune*) reg [19:0] End_time；

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

Tang_cpp

关注关注

2
点赞
踩
4

收藏

觉得还不错? 一键收藏
1
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

作为一个新人换到数字IC必须学习的一丢丢知识

叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。

04-15

565

最近你如果看过我们的文章，就知道我的处境是如此的尴尬~~~但是这就是生活咯~~~每次切到一个新的领域，我总是会先想去了解这个东西是什么组成的，给自己绘制一张大大的地图，让自己不要迷路虽然老实说原型验证离IC设计挺远的，但是还是得了解学习一下关于芯片的知识，作为一个ICer应该掌握什么技能才合适。内容基本上全部来自前辈的博客：https://mp.weixin.qq.com/s?

4.6、在线调试工具 ILA 的使用

qq_43416206的博客

11-04

4390

整个在线调试工具ILA Croe的使用基本就讲完了，如果需要了解更多有关ILA 的使用，可以进行更多的尝试和查看 IP 手册。本章以计数器为例学习了简单的时序逻辑设计，并学习了在线调试工具 ILA 的用法。

1 条评论您还未登录，请先登录后发表或查看评论

避免SignalTap优化掉想观察的寄存器

Cherish_x的博客

07-19

2062

如果我们想观察的寄存器和输出没有关系，那么SignalTab会把它优化掉，导致我们无法观察。可以使用下面语句修饰我们想要观察的寄存器，避免被其优化掉。 1 reg[19:0] data;/*synthesis noprune*/ 2 （*noprune*）reg[19:0] data;...

Quartus Prime 使用Signal Tap在线调试防止信号被优化

adolphwang_909086的博客

04-14

3242

一般在做前仿真（即功能仿真）时，不会考虑信号被优化的问题。最近在利用SignalTap II观察信号时遇到某些模块内部的信号被优化掉的情况。在Verilog描述的程序中，通常包括两种类型的信号，即wire型，和reg型。对于不同类型的信号，需要使用不同的综合属性。（1）对于wire型信号，使用/* synthesis keep=“1” */综合属性，例如： wire[7:0] data_in/* synthesis keep="1" */; （2）对于reg型信号，使用/* synthesis .

FPGA开发——在线调试工具Signal Tap的使用

最新发布

weixin_63553972的博客

08-20

1905

在我们进行FPGA进行开发时通常都会经历代码编写，仿真，下板验证等过程。使用FPGA进行开发的小伙伴都知道，在代码编写时往往花费不了太长的时间，下板验证更是。在开发中占绝大部分时间的是仿真，有时候编写代码只需要1天，而仿真就需要几天才能调试出来。而仿真有分为功能仿真（RTL仿真）、在线调试等两方面。在一般情况下我们往往只需要编写测试文件进行功能仿真就行，这样就能解决大多数问题。但这是在项目功能少，结构简单的方面。

Quartus中使用SignalTap观察被优化的reg与wire信号

dimples_Song的博客

05-23

3669

Quartus中使用SignalTap观察被优化的reg与wire信号参考博客我的理解笔者使用的方法不足之处参考博客可以先看一下参考博客，讲的还算很详细。https://www.cnblogs.com/oomusou/archive/2008/10/17/signaltap_ii_reg_wire.html 我的理解参考博客中讲到，为了防止Quartus工具优化我们定义的wire和reg信号，可以在其定义前加约束，例如wire信号如下约束： (* keep *)wire a; 或者 wire

资源受限--使用signaltapII调试FPGA设计中的bug

sean_hy2009的专栏

06-21

1969

FPGA的资源是有限的。 riple 设计已经占用了可观的资源（%的LE，%的MB），signaltap还要和设计抢占资源。“抢占”在这里是很贴切的，既包括抢占LE、MB，还包括布局资源和布线资源。我把“抢占”造成的影响叫做“测不准原理”。这一原理是贯穿signaltap调试始终的一条基本原理。一句话来说，就是“对信号的观察会引入对信号的影响”。 riple 这些影响绝大部

Quartus II SignalTap抓取信号，采集到的数据不正确，数据某些位被反相的解决办法

ZLK1214的专栏

02-03

6817

如图所示，用SignalTap II Logic Analyzer抓取Altera EP1C3T144C8N FPGA的内部信号。USARTSlave模块是一个同步串口数据收发模块，寄存器bit_i表示的是当前收发的是哪一位。初始、空闲状态下，bit_i=10。当bit_i=0时收发的是起始位，当bit_i=9时收发的是停止位，当1<=bit_i<=8时收发的是数据位。 USARTSlave模块的代码如下： module USARTSlave #( parameter SYSC

quartus的signaltap使用教程

09-12

SignalTap II Logic Analyzer是一种用于FPGA烧录调试的工具，可以抓取指定引脚、寄存器、ROM地址等所存储的数据值。它使用FPGA的片上资源，一次波形抓取的最大深度与开发板的片上资源以及程序代码所使用的资源有关。...

FPGA中有关Singal Tap仿真注意事项

byang_18的博客

09-17

975

对于仿真，大部分习惯用modelsim去仿真FPGA代码，但是注意到毕竟与真实环境有差异，用siganltap实物联合仿真，更有利于查到问题所在。但是在运用singaltap过程中，如果仅仅检测输入输出信号，可能不会出什么大问题，但是如何检测中间变量问题就来了。针对自己今天遇到相关问题，在这做个总结。问题1：普通情况如何查找到所需要的信号。大部分情况下，我们通常是采用如下操作选择想要的信号...

FPGA 电路开发入门实验

我也不知道

01-22

2341

FPGA 电路开发入门实验第0章：基础知识如图1，本实验使用实验板为altera DE0，板子型号为Cyclone Ⅲ, EP3C16F484C6,编译软件为QuartusⅡ9.0。图 1 Quartus实验板设置 0.1 常用管脚实验板中常用管脚有50MHz时钟、拨码开关、按钮、LED和八段数码管等。表格 1 时钟、拨码开关、按钮、LED管脚分布

SignalTap II使用技巧_2

qq_39485231的博客

04-06

2115

SignalTap II使用技巧_2SignalTap II文件的使能和失能Trigger Condition的设置这篇文章主要是对上一篇文章的一些补充，链接: SignalTap II使用技巧_1. SignalTap II文件的使能和失能有时候我们在设计时需要用SignalTap II来验证，但是验证成功之后，我们又不需要SignalTap II了，因为如果我们的过程中有SignalTap...

verilog语言定义的“寄存器”是否被优化掉的实验

nksosoon的专栏

12-17

5142

一背景最近在拿FPGA测试ISA总线的时序，同时ISA总线的master是用研华工控机pcm3362。工控机跑的UBUNTU系统，所以总体是在测试Linux环境下，驱动程序通过ISA总线和外接FPGA通信的问题。。。。由于是测试，需要一些观测工作，用Quartus的signaltap很方便。但是我发现许多寄存器signaltap里不能观察，设置signaltap信号时，就没

FPGA解析B码----连载3

weixin_45426095的博客

08-03

1313

FPGA的B码解析

彻底掌握Quartus——Signaltap篇

09-06

6651

一、前言。 Signaltap是嵌入式逻辑分析仪，说到嵌入式，很容易让人想起ARM，其实Signaltap跟ARM没有半毛钱关系。这里的嵌入是嵌到FPGA的内部。如果你用过Signaltap，就会发现，每次都要综合整个工程，再下载代码，然后才可以使用Signaltap，这说明了Signaltap是由一些逻辑电路组成，而不是仿真。请不要把Signaltap和Mode

使用SignalTap II观察reg与wire值

zhangyanquen的技术专栏

10-22

1004

写Verilog时，虽然每个module都会先用ModelSim或Quartus II自带的simulator仿真过，但真的将每个module合并时，一些不可预期的“run-time”问题可能才一一浮现，这时得靠SignalTap II来帮忙debug。<br />写Verilog时，虽然每个module都会先用ModelSim或Quartus II自带的simulator仿真过，但真的将每个module合并时，一些不可预期的“run-time”问题可能才一一浮现，这时得靠SignalTap II来帮忙de

FPGA解析B码----连载5

weixin_45426095的博客

08-05

2018

FPGA解析1PPS

FPGA解析B码----连载2

weixin_45426095的博客

07-29

1180

B码的连载2

防止寄存器被综合掉

YZJincsdn的博客

05-06

1914

(*noprune*)reg *************用(*noprune*)来声明。