VHDL syntax error at near text问题如何解决

代码:
begin

singal sub_wire0:std_logic_vector (3 downto 0);

component lpm_constant
generic(
lpm_cvalue : natural;
lpm_width : natural
);
port (
result : out std_logic_vector (3 downto 0)
) ;
end component;

错误提示:
Error (10500): VHDL syntax error at fangbo.vhd(91) near text “sub_wire0”; expecting “(”, or “’”, or “.”

在这里插入图片描述

  • 1
    点赞
  • 0
    收藏
  • 打赏
    打赏
  • 1
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
©️2022 CSDN 皮肤主题:深蓝海洋 设计师:CSDN官方博客 返回首页
评论 1

打赏作者

菜鸟guo

你的鼓励将是我创作的最大动力

¥2 ¥4 ¥6 ¥10 ¥20
输入1-500的整数
余额支付 (余额:-- )
扫码支付
扫码支付:¥2
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值