外部晶振接地不良

    模组调试，上电后发现外部有源晶振没跑起（芯片接收不到晶振CLK信号），CLK一直保持约1V的电平信号。

    断开晶振与其他器件之间的连接，单独给晶振供3.3V VDD和1.8V OE，CLK依旧保持输出约1V电平信号。

    怀疑晶振有问题，遂将晶振拆下来，飞线单独供3.3V VDD和1.8V OE，发现64M CLK信号可以正常打出。

    由此想尝试复现晶振焊在FPC上时的现象，结果如下：

    （1）VDD供1.8V，OE悬空，CLK输出仍为64M CLK；

    （2）VDD悬空，OE供1.8V，CLK输出低电平；

    （3）VDD供1.8V，OE供1.8V，GND悬空，CLK输出1V电平。

    由此，可预估为FPC端问题。万用表量测晶振GND与系统地之间开路。

    经负责FPC layout的模组设计工程师review layout图，发现为画图时人为疏忽，没有将晶振地焊盘连接系统地。