myq889的专栏

原创 https://www.critical-communications-world.com/icca-shortlist

世界通讯展览会CRITICAL COMMUNICATIONS WORLD简称世界通讯展CCW，世界通讯博览会在全球主要的通讯发达国家和城市轮流举办，展会将私营和公共部门的用户、最新的技术服务、监管机构以及更多的人聚集在一起，让他们获得无与伦比的权威内容和无与伦比的网络机会。世界通讯展览会CCW仅对专业贸易观众开放，每年都吸引了世界上主要的行业制造领域的厂商和客户参与。展会是世界主流通讯行业的供应商和分销商交流最新产品信息及行业资讯的商业平台。

转载 通过UTMI快速推出USB2.0方案

通常在每接收8个位后会在“DataOut”接口上呈现一个字节,然而,当从数据串中移除8个填充位后,“DataOut”接口上相当于跳过一个字节的时间,为了不使该跳跃字节在“DataOut”接口上发生问题,就必须依靠“RXValid”来完成 (图16)。寄存器基本上是两个,一个是8位的“Vendor Status”寄存器,是Macrocell的输出信号,可以用来告知SIE收发器内部的信息,典型的例子如“CLK Usable”、“Squelch”与错误码等。因此,一个具有24位深度的弹性缓冲器的设计就可以了。

转载 一文搞懂USB控制器与phy的关系

一文搞懂USB控制器与phy的关系。一文搞懂USB控制器与phy的关系。

转载 一文搞懂USB控制器与phy的关系

一文搞懂USB控制器与phy的关系

转载 UTMI接口规范介绍

Device-> HOST：并行 TxData -> bit Stufffer -> NRZI Encoder -> xmit -> D+/D- -> HOSTHOST -> Device：Host -> D+/D- -> NRZI Decoder -> Bit Unstuffer -> 并行Rx Data -> Device。对于学习USB2.0 我们可以研究UTMI+ level0 或者level1 就够了，高版本的协议无非是在旧有的协议基础上新增了一些信号处理。与UTMI+2相比，没有增加新的信号。

转载 USB数据线串联电阻知识总结

一、为什么USB的特性阻抗为90欧姆？USB设备具有简单易用、支持热插拔、速度快等特点，很快被广泛应用于个人电脑和移动设备等信息通讯产品，并扩展至摄影器材、数字电视（机顶盒）、游戏机等其它相关领域。可以说USB是目前最为成功的I/O技术，而且随着目前USB4标准的发布，USB接口的应用范围必然更加的广泛。不过为什么USB的特性阻抗是90欧姆，而不是同轴线的50欧姆，75欧姆或者HDMI，Displayport的100欧姆呢？①首先了解下什么是特性阻抗特征阻抗是对于交流信号(或者说高频信号)来说的。特征

转载 USB2.0 速度识别--区分低速-高速-全速

USB2.0是向下兼容USB1.X的，即USB2.0支持高速，全速，低速的USB设备（HIGH-SPEED,FULL-SPEED,LOW-SPEED），而USB1.X不支持高速设备。因此如果高速设备接在USB1.X的hub上，也只能工作在全速状态。因此对速度的识别是很重要的，否则没办法以想要的速度通信。全速和低速区分根据规范，全速和低速很好区分。因为在设备端有一个1.5K的上拉电阻，上电后，有上拉电阻的那根数据线会被拉高，根据 D+或D-的电平状态来检测是全速还是低速设备。

转载 USB2.0如何区分low speed、full speed 和high speed

在HS模式下，设备被移除后，μSOF仍然在按时发送（125μs），此时由于设备已然Remove，失去匹配阻抗，会返回一个双倍振幅（Double Signal Amplitude）信号，Host以此来判断设备已然移除。SOF 只有high speed和full speed 才会发送， full speed 每隔 1ms 会发送一个SOF，high speed 每隔 125us 会发送一个SOF。（3号DM，2号是DP）USB2.0如何区分low speed、full speed 和high speed。

转载 探讨一下菊花链拓扑结构

对于点到点拓扑我们只需要注意选择合适的匹配方式，并优化好整个channel的阻抗即可，但是当一个网络上的器件超过两个时，信号可以选择的拓扑结构就会变得非常丰富了。此时如何根据信号特性以及器件的布局布线等约束选择合适的拓扑结构和匹配方式就变得尤为重要。对于PCB板的布线瓶颈处的布线拓扑选择就可能对PCB板的所需的布线层数起到决定性作用，这直接关系到产品的成本；而对于一些关键的高速总线接口的拓扑结构选择又关系到系统的性能指标。因此，在实际的产品开发中多负载拓扑结构的选择意义重大，可能直接关系到产品的成本、性能等

转载 USB相关资源介绍

USB相关资料

转载 STM43F429--LTDC概述

基本嵌入式图形系统由微控制器、帧缓冲器、显示控制器和显示屏组成

转载 ISP（In-System Programming）在系统可编程和IAP（In-Application Programming）在应用可编程

ISP（In-System Programming）在系统可编程，指电路板上的空白器件可以编程写入最终用户代码， 而不需要从电路板上取下器件，已经编程的器件也可以用ISP方式擦除或再编程。IAP（In-Application Programming） 指MCU可以在系统中获取新代码并对自己重新编程，即可用程序来改变程序。

转载 USB充电规范——BC1.2 中文详解

规范定义了设备通过USB端口充电的检测、控制和报告机制，这些机制是USB2.0规范的扩展，用于专用充电器（DCP）、主机(SDP)、hub(SDP)和CDP(大电流充电端口)对设备的充电和power up。这些机制适用于兼容USB2.0的所有主机和外设。

转载 秒懂所有USB接口类型，USB接口大全；Type-A、Type-B、Type-C、miniUSB、microUSB区分

我们来聊一聊USB接口。由于USB-IF标准制定命名的混乱，大多数人都搞不清楚USB的各种版本命名，这里我们就好好捋一捋。。。

转载 聊聊 USB 接口、标准和基础原理

USB：Universal Serial Bus，通用串行总线。USB最初由英特尔与微软倡导发起，最大的特点是尽可能的实现热插拔和即插即用。USB总线是差分信号吗?什么是USB 2.0、USB 3.0?什么是低速、全速、高速?什么是Type-A、Type-B、Type-C?针对这些疑问，本文讲述USB相关的一些基础知识。

转载 Battery Charging Specification(BC1.2)USB充电实测波形

Battery Charging Specification 1.2在网上有中文翻译版本，冗长晦涩，而且没有提供实测波形。本文提供PD连接SDP，CDP，DCP的实测波形。如果你对Battery Charging Specification 1.2不是很了解，也不需要去完整的了解一下协议，可以直接看我的另一篇文章《一张图看懂Battery Charging Specification 1.2(BC1.2)USB充电协议》了解协议精髓。————————————————版权声明：本文为CSDN博主「AirC

转载 电脑是怎样识别USB3.0 U盘的

Figure 1-2中两端相连的电缆会在USB主机和设备端的SSRX+/-上产生一个等效下拉电阻R_Term(其范围在18-30欧姆)。如Figure 1-3所看到的。

转载 作为半导体工艺/器件类工程师，应该关注哪些文献和数据库？

写这篇文章向大家推荐一下对半导体工艺类/器件类工程师非常有用的学术文献和数据库。我自己最近在工作中遭遇了一个百思不得其解的芯片生产工艺中的缺陷问题，动用了很多办法也没搞定。不经意间搜索了一些文献才知道，这个case我们的同行们也都遭遇过，并且也都有过明确的失效模型和解决方案。

转载 超声波封装会把晶振破坏了吗

如果说芯片对于PCBA如同人的大脑，那么晶振就是心脏了，它一旦出现跳动（振动）不正常，比如时跳（振）时不跳（振），后果可想而知，就更不用说这颗“心脏”完全停止“跳动”了。晶振的基本结构原理比较简单，从外部来看就是外壳加基座，基座下面是引脚。基座里的弹片上用导电胶固着着非常薄的水晶晶片，比玻璃还易碎。在晶振受到足够激励功率的电流时，晶片就会有规律振动，这是水晶的物理特性。在这里，很容易明白的道理是：晶片越薄，晶振的振动频率就会越高，反之，晶振的频率越低，就说明它的晶片越厚，比如，54MHZ的晶振的晶片就会

转载 BC1.2协议以及QC2.0/3.0快充协议学习笔记

BC1.2协议以及QC2.0/3.0快充协议学习笔记

转载 看完本文,让你秒懂晶体振荡器工作原理

 晶体振荡器内部电路是怎样的?它是如何让电子产品进行工作? 晶体振荡器(水晶振荡器)是一种电子振荡器电路，它使用逆压电效应，即，当在某些材料上施加电场时，它将产生机械变形。因此，它利用压电材料振动晶体的机械共振来产生频率非常精确的电信号。它们具有高稳定性，品质因数，小尺寸和低成本，这使它们优于其他谐振器，例如LC电路，陶瓷谐振器，转叉等。  该图显示了微控制器和微处理器中常用的8MHz晶体振荡器。尽管晶体具有机电谐振，但是我们可以通过等效的电谐振电路来表示晶体的作用，如下所示。电感和电容L1和C1代

转载 负载电容和频偏的计算方法

负载电容的计算方法在做电路设计的时候，很多工程师不知道晶振的负载电容改如何计算，在设计的时候，很多人都凭借的经验加个20PF,或者22PF，18PF。晶振的两个引脚与芯片（如单片机）内部的反相器相连接，再结合外部的匹配电容CL1、CL2、R1、R2，组成一个皮尔斯振荡器（Pierce oscillator）。如下图所示：上图中，U1为增益很大的反相放大器，CL1、CL2为匹配电容，是电容三点式电路的分压电容，接地点就是分压点。以接地点即分压点为参考点，输入和输出是反相的，但从并联谐振回路即石

转载 Memory SpeedsHave you ever wondered how they were determined?

It doesn't matter whether you are purchasing memory for a new system, or just trying to match the memory in a system you already own, if you have ever asked yourself how fast it is, you've just stumbled onto one of the most daunting questions in the indust

转载 详解第三代射频前端控制规范MIPI RFFE V3.0 打通5G手机射频前端任督二脉

MIPI RFFE是一种专门针对当前及未来无线系统在射频(RF)前端控制界面规范。随着手机射频系统日趋复杂，业界需要一个单一控制界面解决方案。MIPI联盟的RF前端控制界面(RFFE)规范通过提供一个可连接到收发器或无线电的总线界面解决了这一难题，可用于给多种射频前端设备，如低噪声放大器(LNA)功率放大器(PA)、天线开关、天线调谐器、DC/DC转换器、滤波器、感测器等。5G技术拥有比4G超过1,000倍的数据流量处理能力，势必将为无线通信开启全新时代。这项技术不仅可提供更丰富又无处不在的沉浸式多媒体

转载 晶振电路:振荡电路放大器及环路闭环增益

关于晶振电路中的振荡电路，可以理解为一种能量转换装置，它的能量来源一般是直流供电电源，经过振荡电路转换以后，直流能量转换为一种一定频率、一定幅度、一定波形的交流能量输出。直流电源只是提供电路能够正常工作的静态电流，并不是输入信号。振荡电路在没有输入信号的情况下，能够自行产生一定周期性的交流信号。晶体振荡电路有很多，可以分为并联振荡电路和串联振荡电路两种，我们现在常遇到的晶振电路都是并联振荡电路。在并联振荡电路中，晶体等效为一个电感元件，把这个电感元件与外部的电容结合使用，就构成了电容三点式振荡电路。

转载 为何晶振并联一个1MΩ电阻？晶振低温不起振如何解决？

（无源晶振并联一个1MΩ电阻电路图）问题描述：在一些方案中，晶振并联1MΩ电阻时，程序运行正常，而在没有1MΩ电阻的情况下，程序运行有滞后及无法运行现象发生。原因分析：在无源晶振应用方案中，两个外接电容能够微调晶振产生的时钟频率。而并联1MΩ电阻可以帮助晶振起振。因此，当发生程序启动慢或不运行时，建议给晶振并联1MΩ的电阻。这个1MΩ电阻是为了使本来为逻辑反相器的器件工作在线性区, 以获得增益, 在饱和区不存在增益, 而在没有增益的条件下晶振不起振。简而言之，并联1M电阻增加了电路中的负..

转载 如何判断32.768KHz晶振的好坏

表晶32.768kHz贴片晶振是市面上使用最为广泛的一类晶振。爱普生(EPSON)/精工(SEIKO)目前提供三类32.768KHz贴片晶振产品以满足客户不同需要，分别是：32.768kHz有源贴片晶振(OSC),32.768KHz无源贴片晶振(X’tal)和内置32.768KHz晶体谐振器的实时时钟模块(RTC)。有源晶振(OSC)和实时时钟模块(RTC)由于内置了含IC在内的最佳匹配电路，因此不太容易出现不起振的问题。在实际使用时，不需要考虑相对复杂的频率匹配问题，如负载电容与外接电容及杂散电容

转载 石英晶体的压电特性、温度特性、切割角度及振动模态

关于石英晶体的压电特性、温度特性、切割角度及振动模态介绍如下：石英晶体的压电特性石英晶体中的二氧化硅分子(SiO2) 在正常状态下, 其电偶极是互相平衡的电中，二氧化硅是以二维空间的简化图形。在硅原子上方及氧原子下方分别给予正电场及负电场时, 空间系统为了维持电位平衡, 两个氧原子会相互排斥,在氧原子下方形成一个感应正电场区域, 同时在硅原子上方产生感应负电场区域。在相反的情况, 当在硅原子上方及氧原子下方分别给予负电场及正电场时, 两个氧原子会相互靠近, 氧原子下方产生感应负电场,硅

转载 晶振振荡电路设计注意事项汇总

关于晶振振荡电路设计注意事项归纳如下：公称频率及容许误差( Nominal Frequency and Tolerance )在正确的振荡线路匹配下, 从振荡线路输出的频率, 称之为标称频率(nominal frequency)。 频率单位一般是以兆赫( MHz) 或千赫( KHz)表示。实际的批量生产及振荡线路应用上, 晶振产品在室温环境(25℃)中都会有一些相对于中心频率的频率散布误差。 这类型的频率容许误差的最大散布值,一般是以ppm ( parts per million )来表示。基

转载 晶振的频率误差,负载电容,匹配电容及IC内置补偿电容

晶振能够产生中央处理器（CPU）执行指令所必须要的时钟频率信号，CPU一切指令的执行都是建立在这个基础上的，时钟信号频率越高，通常CPU的运行速度也就越快。需要注意的几个晶振重要参数如下：标称频率在1～200MHz之间，比如32.768Hz、8MHz、12MHz、24MHz、125MHz等，更高的输出频率也常用PLL（锁相环）将低频进行倍频至1GHz以上。我们称之为标称频率。频率误差（Frequency Tolerance）或频率稳定度（Frequency Stability）单位ppm

转载 晶振的基本单位是什么?

转载 影响晶振起振异常的主要原因有哪些？

在晶振的实际应用中，最令人不知所措的事情莫过于其不良现象表现为晶振有时工作而有时却又不工作。这种晶振起振异常现象，根据多年处理类似不良现象的经验，晶诺威科技归纳其根本原因为以下两点：1、电路匹配电路匹配问题是最常发生的问题，尤其是在无源晶振的应用范围，若原本外接电容与晶振负载电容没有处于最佳匹配状态，晶振的输出频率就会发生偏移，偏移程度很可能会靠近频差边缘值。当电路板杂散电容及电磁信号过多时，本早就已经处于频率边缘值工作的晶振就会输出不能满足芯片需求的频率。我们希望晶振输出的频率其实是一

转载 晶振不起振的原因分析和解决方案

晶诺威科技针对晶振不起振的原因作了如下归纳总结：1、芯片不良或与晶振不兼容建议更换正品芯片，联系芯片方案供应商获取所需晶振各项电气参数。2、晶振选型错误晶振的重要参数有：频率精度、负载电容、电阻、工作温度等。假如芯片需要负载为12PF的26MHZ晶振，如果选用20PF的晶振，可能会导致晶振不良现象。建议更换符合要求的晶振。3、晶振精度超差请依据电路要求选择晶振频率精度。4、外接电容与晶振负载电容不匹配当晶振输出频率偏正时，可以增加晶振外接电容值，反之亦然。

转载 晶振在什么情况下会被烧坏？

首先要清楚的一件事情是：晶振分为无源晶振与有源晶振两大类。基于这两类晶振的内部结构与工作原理的差异，晶振被烧坏的情况也要分为两大类：针对无源晶振被烧坏的情况有以下两点：1、手焊操作不当假如利用高温或长时间对导脚部位进行加热，会导致晶振内部晶片镀银层破坏，电阻超差等问题，引发晶振不起振。2、激励功率过大根据应用领域的不同，选择合适激励功率的晶振，切不可只为了改变晶振的输出频率，任意改变电路输入给晶振的激励功率的大小。因为电路提供的激励功率过大可能会导致石英晶片振幅变大，因此过多

转载 哪些因素会破坏晶振？

晶振内部核心部件为石英晶片，为易碎材质。晶振的频率越高，晶片则越薄，因此越易碎。在晶振的使用过程中，我们应当对它提高保护程度，尽量避免在焊接到电路板之前发生人为损坏的风险。以下因素会有破坏晶振的风险，需要多加注意和防范。1、在晶振的保存方面,首先要考虑空气湿度及温度,避免受潮或高温导致晶振电气参数发生变化。2、做好防震措施,避免晶振遭受挤压，不宜放在较高的货架上。在晶振使用过程,严格遵守“跌落勿用”原则。3、对于需要剪脚的直插晶振（如49S晶振及圆柱体晶振等）应该注意机械应力的影响，避免剪脚过程

转载 大量晶振不起振造成整机不上电原因分析

如果是晶振造成整机不上电，无非为内因与外因两大类，即晶振不良或电路问题。晶振停振：晶片碎裂、寄生、DLD不良、阻抗过大、频率不良、晶体牵引力不足或过大。电路原因：其他元件不良、负载电容或电路设计或加工造成的杂散电容离散度大、晶体两端电压不足、电路静态工作点有问题。晶振不良分为两大类：彻底停振：如果晶振不起振，对手机而言可能无法正常开机，就像心脏突然停止跳动，以该晶振为时钟信号的电路都会停顿。具有不稳定性：引起不稳定性的原因有很多，主要原因是晶振参数与电路参数不相匹配...

转载 晶振的负载电容与外接电容的区别与关系

经常遇到有人把晶振的负载电容与外接电容混淆，甚至还有人误以为这是指同样的参数。这里需要特别指出的是： 若你这样想，就大错特错了。下面就为您进行分析与区分：负载电容指的是晶振的一个内部重要电气参数。一般情况下，对功耗不太敏感的电子设备PCBA上，常见的晶振负载电容为 15PF、18PF、20PF。那么，诸如腕表、手机、蓝牙耳机等对低功耗明显有较高需求的电子产品，PCBA上常采用的为负载电容较小的晶振，比如6PF、7PF、9PF、10PF、12PF。晶振的负载电容在生产环节已

转载 切不可忽视无源晶振旁边电容的重要作用

在使用外部无源晶振作为芯片的时钟信号时，晶振的输入脚和输出脚需要分别串联一个外接电容。通常情况下若没有它们，晶振就存在无法正常工作之隐患。芯片晶振引脚的内部通常是一个反相器，芯片晶振的两个引脚之间还需要连接一个电阻，使反相器在振荡初始时处与线性状态，但这个电阻一般集成在芯片的内部，反相器就好像一个有很大增益的放大器，为了方便起振，晶振连接在芯片晶振引脚的输入和输出之间，等效为一个并联谐振回路， 振荡的频率就是石英晶振的并联谐振频率。晶振旁边的两个电容需要接地，，其实就是电容三点式电路的分压电容，..

转载 晶振停振的原因及解决方法

一般情况下，晶振不起振的原因归纳如下：1. 晶片断裂分析：晶片的化学成分为二氧化硅，与玻璃相同，属于清脆易碎品，在承受较大冲撞、跌落、强震动、温度环境极速变化等外力作用的情况下有可能产生破裂、破碎等现象。解决方案：1） 晶片破裂是不可逆的物理现象，所以此不良是稳定且永恒的不良现象，虽然可造成晶振不起振，但却较易挑选。晶诺威晶振在出库前已通过全检淘汰该类晶振不良品。2）建议客户在晶振转运过程中，严格遵循“跌落勿用”原则。在运输过程中，应对产品加强包装防护，避免产品遭受过强冲击而损坏。

转载 怎么判断晶振失效了又怎么解决？

小到每一颗晶振，大到每个产品在做完整之前都需要经过很多工序的检测，比如说有晶振的电路板在检漏工序中，在酒精加压的环境下，晶振容易产生碰壳，即振动时芯片跟外壳容易相碰，导致容易发生晶振时振时不振或晶振停振等失效现象。本文将分析导致晶振失效的具体因素？如何避免或者解决这一问题？导致晶振失效的原因：1）在压封时，晶体内部要求抽真空充氮气，如果发生压封不良，即石英晶体的密封性不好时，在酒精加压的条件下，表现为漏气，称之为双漏，也会导致晶振不起振。2）由于芯片本身的厚度很薄，当激励功率过大时，会使内部石英